特集
» 2008年03月01日 00時00分 UPDATE

Design Ideas:外付け抵抗が不要な2倍増幅SH回路

[Marian Stofka(スロバキア工科大学),EDN]

 サンプルホールド回路(以下、SH回路)によってアナログ信号をサンプリングした際、同時に信号レベルを増幅したいケースがある。その場合には、通常、オペアンプを利用したSH回路と増幅度(ゲイン)を決めるアンプ回路をカスケード接続することになるだろう。このような構成を実現するには、(例外もあるが)通常はアンプ回路に2個の外付け抵抗が必要となる*1)。これらの抵抗は電力を消費し、また発熱を伴うため、その存在が問題になることがある。

 ちなみに、このような回路をモノリシックICとして構成しようとすると別の問題も生じる。シリコンチップ上に抵抗を構成するためにニッケルクロム(NiCr)やシリコンクロム(SiCr)の薄膜を利用する場合には、そのための処理工程が余分に必要となる。さらに、抵抗値を正確に合わせ込むためのレーザートリミングの工程も要する。これらの要因により、ICのコストが増大する。また、IC内の抵抗は標準的なトランジスタ素子との相対比較でいうと占有面積が大きくなり、チップ面積が増大してさらにコストがかかってしまう。こうしたことから、ICの設計においては、抵抗の絶対精度を必要とする回路は極力使わないようにすることが常識となっている。

 さて、SH回路に電圧ゲイン機能を加えたい場合、必要なゲインが整数値であれば、カスケード構成とは異なる比較的簡単な方法で実現できる。SH回路への入力信号をVINとすると、VINによって入力コンデンサが充電され、その電圧はグラウンドレベルを基準としてVINに追従して変化(トラッキング)する。この動作が複数のコンデンサに対して行われるようにし、その制御を工夫すると、コンデンサの個数に応じたゲインを得ることができる。

 図1に示したのは、このような考え方に基づいて構成した電圧ゲインが2のSH回路の例である。この回路では、ボルテージフォロワ構成の各オペアンプ(以下、フォロワアンプ)を一定のタイミングでシャットダウンすることにより、コンデンサC1、C2、C3の電位を制御する。この例では、フォロワアンプとして、シャットダウン時の出力リーク電流が10pA以下と少ない「AD8592」(米Analog Devices社製)を使用した*2)

図1 ゲイン2の増幅が可能なSH回路 図1 ゲイン2の増幅が可能なSH回路 この回路ではコンデンサC1とC2が入力電圧を同時にトラッキングする。その電圧がサンプル周期中に加算され、その結果がコンデンサC3に蓄積される。

 以下、この回路の動作を図2に示すタイミングチャートを用いて説明する。

図2 フォロワアンプの制御タイミング 図2 フォロワアンプの制御タイミング 外部ロジック信号Qを基に生成した2系統の相補的な信号QSとQDにより、フォロワアンプ間の相互干渉が防止される。

 外部からのロジック信号Qは、NORゲートIC4とANDゲートIC5、オペアンプIC6から成るディレイラインを経て、適切なタイミングのQDとQSを生成する。ロジック信号Qがローレベルのとき、コンデンサC1とC2の電圧が同時に入力信号をトラッキングする。フォロワアンプA1、B1、A2のシャットダウン端子にはいずれもQDが入力されており、QDがハイのときには、A1、B1、A2がいずれもイネーブルになる。このとき、A1、B1の出力は入力電圧に等しくなり、A2の出力は0(グラウンドレベル)になる。QDがハイからローに変化すると、それから少し遅れてA1、B1、A2がそれぞれシャットダウン状態に入り、それぞれの出力端子がハイインピーダンスになる。

 Qがハイになると、フォロワアンプB2、B3がオンになる。その結果、C2に保持されていた入力電圧と等しい電圧がB3の出力に現れる。これに伴って、C1の下位側(IC2の2番端子側)の電位が入力信号の電位に等しくなる。このとき、C1の上位側(B1の9番端子側)の電圧は、B1の動作時に蓄積/保持されていた電位(=入力電位)に、C1の下位側の電位が加算されることになる。つまり、フォロワアンプB2の出力電圧が2×VINになる。この結果、コンデンサC3が2×VINの電圧で充電される。

 フォロワアンプA3はインピーダンス変換器として働き、C3の電圧を出力する。QSがハイからローに変化すると、少し遅れてB2とB3がシャットダウン状態に移行し、各出力がハイインピーダンスになるため、アンプ間は相互に分離される。Qの変化に応じて、ここまでに説明したのと同じ動きが繰り返される。

 この回路のノイズについて、各フォロワアンプが同一のノイズ特性を持っていると仮定して解析した。すなわち、各フォロワアンプ出力のランダム変動の標準偏差がσAであると仮定した。トラッキング周期の終わりにおいて、コンデンサC1とC2は入力電圧VINで充電される。そのときのC2の電圧VC2はフォロワアンプA1からのみ影響を受けるため、その変動の標準偏差はσAになる。一方、C1の電圧VC1はB1とA2とをシリーズ接続した出力からの影響を受けるので、その標準偏差はとなる。従って、VC1+VC2の標準偏差はとなる。

 先述したように、VC1+VC2の電圧がB3とB2の出力の影響を受けつつサンプリング周期中にコンデンサC3に印加される。このC3の電圧VC3はA3を経由して出力される。ここで各フォロワアンプのノイズ源が相互に独立していると仮定すると、最終出力OUTはすべてのフォロワアンプをシリーズに経由することになるので、その変動の標準偏差σOUTはとなる。ゲインG(Gは整数値)の場合には、となる。以上から、S/N比(信号対雑音比)に対するゲインGの影響を相対的なS/N比(RSNR:relative signal to noise ratio)として表すと次式のようになる。

u3eqp3000001pl3k.jpg

 図1のSH回路では、PSNRは0.8165となる。この値は、回路全体のノイズが1個のフォロワアンプのノイズよりわずかに大きくなることを意味する。PSNRはゲインが3では1、ゲインが4では1.155となり、ゲインの増加とともに少しづつ大きくなる。言い換えると、SH回路の電圧ゲインを4またはそれ以上にすれば、回路全体のノイズ特性はフォロワアンプ1個分のノイズよりも良くなるということだ。


脚注

※1…Stofka, Marian, "Gain-of-two instrumentation amplifier uses no external resistors," EDN, Feb 15, 2007, p.81.

※2…"AD8592 Dual, CMOS Single Supply Rail-to-Rail Input/Output Operational Amplifier with ±250 mA Output Current and a Power-Saving Shutdown Mode," Analog Devices Inc, 1999.


関連キーワード

回路 | コンデンサ | オペアンプ | CMOS


Copyright© 2017 ITmedia, Inc. All Rights Reserved.

RSSフィード

EDN 海外ネットワーク

All material on this site Copyright © 2005 - 2017 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.