メディア
特集
» 2008年06月01日 00時00分 UPDATE

市場の要求がデジタル電源の普及を後押し――本誌主催『パワーマネジメントセミナー』から

[EDN]

 2008年4月22日、本誌主催の技術セミナー『第4回パワーマネジメントセミナー』が東京コンファレンスセンター品川で開催された。『スイッチング電源最前線−アナログ技術の洗練、デジタル技術のもたらす革新−』をテーマとし、最新のDC-DCコントローラIC、パワーMOSFET、基板設計における注意点、デジタル制御方式の電源(以下、デジタル電源)の技術動向/市場予測などについて7つの講演が行われた。ここでは、主にデジタル電源に関する講演の内容をリポートする。

VCOを用いたデジタル電源

 基調講演では、長崎大学大学院生産科学研究科 教授の松尾博文氏が『スイッチング電源の最新動向』と題した講演により、デジタル電源の実現手法などについて解説した。その中で同氏は、デジタル電源に注目が集まっている理由を以下のように説明した。

 「デジタル電源は、ソフトウエアによって動作を変更できるため制御性や柔軟性に富む。また、その制御はロジック回路によって行うため、温度/経年変化に強い。加えて、通信機能を容易に組み込むことが可能なので、監視/故障診断が容易である。さらには、製造工程での調整や自動調整が容易であること、制御方法を工夫すれば出力電圧/電流の厳密な安定化が可能であることなど、いくつもの利点がある」。

 その上で、デジタル電源の制御方式について、「よく知られているのは、汎用A-DコンバータとDSPを用いてソフトウエア演算で行う手法であろう。実際には、それ以外にも、VCO(voltage controlled oscillator:電圧制御発振器)をA-Dコンバータとして用い、PID(proportional integral derivative:比例/積分/微分)制御を固定論理のデジタルICで行う方法や、VCOとDSPを用いてソフトウエアで制御する方法、ディレイラインを利用したA-Dコンバータを用いたオールデジタル制御などがある」(松尾氏)と説明した。これらのうち、同氏は10年ほど前からVCOを用いてPID制御の手法を利用するデジタル電源の研究を進めており、この方式について詳細に説明した。

 図1は一般的な降圧型のDC-DCコンバータのブロック図である。図中のデジタル制御回路の部分では、一般的なPWM制御方式が用いられる。デジタル電源の各種手法では、このデジタル制御回路の部分が、単純なPWM制御方式の回路から別の制御回路に置き換わる。

図1 降圧型DC-DCコンバータの基本回路 図1 降圧型DC-DCコンバータの基本回路 一般的に用いられているDC-DCコンバータの基本回路。図中のデジタル制御回路の中身が手法によって異なる。

 図2に示したのが、VCOを用いたデジタルPID制御回路の概要である。図中の比例制御部は、MOSFETがオンするのと同時にVCOからのパルス数をカウントし、あらかじめ決められたパルス数NRに達したときにMOSFETをオフにするという動作を行う。微分制御部はアップカウンタとダウンカウンタ、ゲインマルチプライヤで構成されており、出力電圧の偏差に比例したパルス数(微分成分)を出力する。積分制御部は、減算/加算器とゲインマルチプライヤで構成されており、出力電圧の偏差を積分した値に比例した値を出力する。

図2 VCOを用いたデジタルPID制御回路 図2 VCOを用いたデジタルPID制御回路 fはVCOの発振周波数、NRとNINTはあらかじめ決定された基準値である。

 この回路におけるFETのオン時間は、以下の式で表される。

u0o68600000089u1.gif

 ここで、NRはオン時間の基準パルス数、Nnはn番目のスイッチング周期におけるVCOのパルス数、KDは微分係数、KIは積分係数である。

 この式において重要なのは、比例制御の項NRに時間遅れがなくVCOの周波数fの変化によって処理が行われることである。つまり、このことによってスイッチング周期内で出力電圧の変化に対応した制御が行えるため、動的な変化に素早く対応することが可能になるという。

 ただし、以前、松尾氏がこの方式を具現化した際には、VCO部とデジタル制御部が半導体の製造プロセスの違いから別個のICになってしまったこと、デジタル制御ICのゲート数が5万ゲートにも上り高コストであることといった問題があったという。松尾氏は、「そのときは、コストのことを考慮し、10kW以上の高い出力を備える電源を対象としていた」と述べた。現在では、「米Texas Instruments社のDSP『C2000ファミリ』のように、高性能で低価格のDSPが供給されている。また、例えばウィンズが提供するパワーエレクトロニクス開発ツール『カプセルワークス』を使えば、ハードウエア技術者でも、部品を配置するようにDSPのソフトウエアを開発することができる」と、新たな技術が利用可能になっていることを紹介し、実用的なデジタル電源の開発が容易になっていることを強調した。同氏は、今後、VCOの機能をもソフトウエアで記述することでDSPに組み込み、上述のデジタルPID制御電源を試作する予定だという。

 また、松尾氏はデジタル電源の最新動向について触れ、コロラド大学が発表した、ディレイラインを利用するA-Dコンバータを用いたデジタル電源について紹介した。これはデジタル回路の動作スピードが電源電圧に依存するという特性をA-D変換に利用するもので、完全なデジタル回路で構成可能である。また、DSPやマイコンなどではなく、ルックアップテーブルを用いて制御定数を決定するため、複雑なロジック回路を必要としない。そのため、0.5μmのプロセスルールで0.2mm2以下の小さなチップ面積を達成でき、低コストで低消費電力なデジタル制御ICが実現可能になるという。このように新たな手法が開発されることによって、デジタル電源を適用できるアプリケーションが増えてきているのである。

成長期に入るデジタル電源IC

 本セミナーの特別講演では、『IC製品の動向に見るデジタル電源の市場性』と題する講演が行われた。スピーカを務めたのは、パワーエレクトロニクス分野の調査会社である米Darnell Group社プレジデントのJeff Shepard氏である。

 Shepard氏は、Darnell社による各種調査結果を基にデジタル電源向けの制御IC(以下、デジタル電源IC)の市場動向を紹介した。その中で同氏は、「単にデジタル電源といっても5つのレベルがある」と説明。データセンターを例にとり、「基板上にある出力電圧を一定に保つといった制御を行うDC-DCコンバータ、そのコンバータの設定/監視を行うデジタル管理機構、その上位に位置し管理なども行う基板電源、さらに上位のラック電源、最も上位に位置するファシリティの電源設備がある」と説明した。これら5つのレベルにおいて、デジタル化が進んでいるという。その要因としては、「1つ目はエネルギコストが高くなっていること。2つ目は電力を効率的に利用するために上記5つのレベル間の接続性を高める必要があること。最後に従来は高コストで現実的ではなかったデジタル電源ICが低価格化したこと」(同氏)の3つがあると説明した。つまり、デジタル電源を用いて適切な電力管理を行えばエネルギの削減が可能となり、ひいてはデータセンターなどの運営コストが抑えられることにつながるのだという。

 特に米国では、デジタル電源の導入が進んでいる。その理由としてShepard氏は「例えば米Google社においてデータセンターの電力効率を1%向上させた場合、月に1万米ドル以上のコスト削減につながるとの試算がある。それを実現するために、きめ細かい制御によって電力効率の向上を図ることが可能なデジタル電源ICを開発することを、Google社や米Cisco Systems社などが後押ししている」と説明した。

 また、同氏は電源市場を分析した結果を以下のように説明した。

 「現在、1年間に最も多く出荷されているAC-DC電源は、パソコンなどに用いられる101W〜300Wの出力を備えたものである。2番目は500W以上のものだ。これが、2011年には500W以上のAC-DC電源が最も増えることになると予想している。このクラスの電源の用途は、主に情報処理機器、医療機器、産業機器、通信機器である。これらは共通した2つの特徴を備える。1つは電力効率を高めて電力コストを節約することで大きな利益が得られること、もう1つはPOL電源を用いた分散アーキテクチャを採用していることだ」。

 同氏によれば、現在この分散アーキテクチャを発展させたものとして、低コスト化と高い制御性を実現できる中央制御アーキテクチャが検討されているという(図3)。このアーキテクチャは、分散アーキテクチャにおける最終的な出力電圧V1、V2…を生成するPOLから、MOSFETやコイルなどを残して電圧制御部を分離し、デジタル電源ICとして集約したものである。これによって、パワー半導体とロジック半導体を別個のICとすることが可能になり、それぞれに最適な最先端の製造プロセスを用いて高い性能と低いコストを実現できるという。また、Shepard氏は「中央制御アーキテクチャにより、デジタル電源ICを高温環境から離して配置することができるので、熱設計が容易になる」と付け加え、このアーキテクチャの利点を強調した。

図3 中央制御アーキテクチャ 図3 中央制御アーキテクチャ 中央制御アーキテクチャにより、MOSFETやコイルなどのアナログ回路と制御回路のデジタル部分とを分離することが可能になる。それにより、低コスト化と高い制御性が実現できる。

 この中央制御アーキテクチャについて、Shepard氏は「Cisco社は、キャリアクラスやエンタープライズクラスの情報処理機器にこのアーキテクチャを採用した電源をすでに導入している」という実例を紹介し、「中央制御アーキテクチャは想像上のものではない。今後、このアーキテクチャの利点を享受するためにデジタル電源ICの利用が広がる」(同氏)と説明した。

 また、Shepard氏は、現在のデジタル電源ICの用途を分析した結果を以下のように説明した。

 「デジタル電源ICの用途を分析すると、DC-DC電源とAC-DC電源、PFC(力率改善回路)の大きく3つに分けられる。2005年時点ではDC-DC電源が約40%、AC-DC電源が約45%、PFCが約15%であった。最近ではDC-DC電源が増加して約60%、AC-DC電源が約30%、PFCが約10%となっており、DC-DC電源への用途が注目されている。その理由は、従来はデジタル電源ICが高価であったため、ICベンダーはDC-DC電源と比較して高価なAC-DC電源をターゲットにしていたが、デジタル電源ICが低価格化してきたことを受け、より大きな市場であるDC-DC電源に向けたものを開発したためだ」。

 デジタル電源ICの低価格化の背景としては、製造プロセスの微細化が挙げられる。デジタル電源ICは、すでに第2世代目が出荷され、価格は1米ドルに近づいてきているいう。また、デジタル電源ICはほぼデジタル回路で構成されるため、約2年で集積度が2倍になるというムーアの法則に従って微細化が進み、さらに低価格化が進むと予想される。

図4 デジタル電源ICの市場予測 図4 デジタル電源ICの市場予測 アプリケーションによって異なるが、データセンターの設備関連では、2007年8月より、導入期を終えて成長期に入ったとShepard氏は見ている。時間のスパンは5〜10年。

 この予測を踏まえ同氏は、「デジタル電源ICは導入の最終段階に入った。これから飛躍的に出荷量/利益率が伸びる成長期に入ろうとしている(図4)。また、低価格化によってアナログ電源ICと比べても競争力を持つようになっている。さらに、アナログ電源ICをただ置き換えるだけではなく、中央制御アーキテクチャの導入が可能になるといった付加価値をもたらす」とデジタル電源ICの利点を強調した。

 Shepard氏は、「ある会社の電源設計者が、2年前にデジタル電源を導入しようとした場合、上司になぜデジタル電源を使う必要があるのか延々と説明しなければならなかった。だが、今日では、新しい電源を設計して、それがデジタル電源でなかったら逆に説明を要するようになったとも言える。もちろん、最終的にアナログ電源を採用する場合もあるだろうが、デジタル電源とアナログ電源の両方の検討を要する時代になってきたのだ」と、デジタル電源が特定分野においては一般的になりつつある現状を紹介し、講演を締めくくった。

(小野 明久)

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

EDN 海外ネットワーク

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.