メディア

オペアンプのオフセット誤差：Baker's Best

» 2009年10月01日 18時30分公開

[Bonnie Baker，EDN]

　回路設計時に、最適なオペアンプを選定しようと多くの時間をかけたものの、データシートに記載されている試験データからは、オフセット電圧が所望の仕様を満足しないものしか見つけられなかったという経験はないだろうか。それならまだしも、実際に何らかのオペアンプ製品を使い始めてから、そのオフセット電圧が、所望の特性よりも10倍も悪いことに気付いた場合にはどう対処すればよいのか。メーカーに、「不良品ではないのか？」と解析を依頼するのが適切なのか。それとも、そのオペアンプ製品の使用はあきらめて代替品を見つけるべきなのか。筆者は、そのような対処を行う前に、まずはオペアンプの実使用条件について再度吟味し、オフセット誤差が発生する真の要因が何であるのかを十分に把握するようお勧めしたい。

　オペアンプを用いた主な回路としては、トランスインピーダンスアンプやアナログフィルタ、サンプル‐ホールド回路、積分回路などがある。こうした回路を構成した場合に、オペアンプ入力部の電流が回路中の抵抗を流れることによってオフセット電圧誤差が発生する。

　従来は、「入力バイアス電流」という用語は適切な表現であった。もちろん、現在もバイポーラトランジスタを用いたオペアンプ（以下、バイポーラアンプ）においてはこの表現は正しい。バイポーラアンプの入力バイアス電流は、その入力部を構成するnpnまたはpnpトランジスタのベース電流に相当する。この電流値は、小電力用デバイスの場合であれば数nA程度、大電力用デバイスの場合であれば数百nA程度になる。

図1　入力部に流れる電流の影響　入力バイアス電流あるいは入力リーク電流が存在することによって、フィードバック抵抗RFの両端に電圧降下が発生する。

　一方、入力部にJ-FETあるいはCMOSのトランジスタを用いるオペアンプ（以下、J-FET/CMOSアンプ）では、入力バイアス電流という用語は適切ではない。この種のオペアンプの場合、入力端子に流れる電流は、実質的には入力端子用のESD（静電放電）保護素子に流れるリーク電流であるからだ（図1）。すなわち、この電流を正確に表現する用語は「入力リーク電流」となる。J-FET/CMOSアンプの場合、このリーク電流は室温時で1pA以下のレベルである。この値はコモンモード電圧やオペアンプの出力電力には依存しない。ほとんどのオペアンプは、入力端子にESD保護素子を備えるが、バイポーラアンプの場合、同素子のリーク電流を観測することはできないだろう。なぜなら、ESD保護素子の微小なリーク電流は入力バイアス電流に埋もれてしまうからだ。

　入力バイアス電流および入力リーク電流は、いずれも温度に依存して電流量が変化する。ただし、バイポーラアンプの場合、製品の構造によっては、入力バイアス電流が相当に安定しており、温度による変化量は無視できるほどに小さい。一方、J-FET/CMOSアンプの場合、一般に、温度に対する安定性があるとは言えない。リーク電流は、ESD保護素子の逆バイアスされたダイオードで発生し、温度が10℃上昇するごとに電流量のレベルが2倍ほどになるからだ。

　J-FET/CMOSアンプにおける入力リーク電流を低い値に保つには、プリント配線板（基板）に気を配る必要がある。例えば、基板にほこりや油、あるいは水分がわずかに付着しただけでも、リーク電流は増大し、入力バイアス電流が増大したかのように見えることになる。十分な対策を行うことにより、1pAレベルの電流を扱うに足る基板を製作することが可能になるのだ。

　入力バイアス電流あるいは入力リーク電流の影響を最小限にする上で最も効果的なアプローチは、回路の構成を点検することだ。その際には、各接続点の電圧条件を調べ、回路内の電流経路の影響を完全に把握するようにしたい。