特集
» 2009年12月01日 00時00分 UPDATE

D-Aコンバータの進化で基地局アーキテクチャはこう変わる (1/3)

無線システムの基地局においては、どのようなアーキテクチャを採用するにしても、D-Aコンバータが必須の構成要素となる。そして、このD-Aコンバータがより高性能のものへと進化することで、アーキテクチャにも大きな変化がもたらされる可能性がある。本稿では、そうした新たなアーキテクチャの1つである「ダイレクトRFコンバージョン」について解説する。

[馬場 智(アナログ・デバイセズ),EDN]

必須の構成要素

 無線システム基地局のアーキテクチャを決定するにあたり、所要の規格を満足しなければならないのは当然のことである。しかし実際には、実装面積や消費電力、トータルコストなども重要な項目として考慮しなければならない。そして、どのようなアーキテクチャを選ぶにせよ、D-Aコンバータが重要な要素であることに変わりはない。

 基地局用途に用いられるD-Aコンバータは、ここ数年の間に性能、消費電力の面で大きな進化を遂げている。第3世代、第3.5世代と呼ばれる移動体通信システムでは、HSDPA(High Speed Downlink Packet Access)やHSUPA(High Speed Uplink Packet Access)方式が用いられている。D-Aコンバータの進化は、これらの方式に必要な高い性能を実現する一因を担っていると言ってよい。本稿では、第3.9世代と呼ばれるLTE(Long Term Evolution)、その先にある第4世代の基地局のアーキテクチャが、D-Aコンバータのさらなる進化によってどのように変貌する可能性があるのか解説する。特に送信系のアーキテクチャにおいて、D-Aコンバータの進化によりどのようなメリットが生まれるのかに焦点を当てたい。

第3世代からLTEへ

図1 3GPPの定めたRelの変遷 図1 3GPPの定めたRelの変遷 

 3GPP(Third Generation Partnership Project)は、新世代の移動体通信システムに関する規格を定めている標準化団体である。この3GPPは、2001年の第3世代(Rel 99)から2009年のLTE(Rel 8)の間にいくつかの規格(Rel:リリース)を制定した。図1は、それぞれのRelにおけるデータ通信速度や変調方式など、主要な項目についてまとめたものである。

 第3世代では、QPSK(四位相偏移変調)を使用する。データ通信速度は、UL(アップリンク:上り)、DL(ダウンリンク:下り)ともに384キロビット/秒(kbps)であった。その後、3GPPは、DLが5メガビット/秒(Mbps)に高速化されたHSDPAをRel 5として2005年に標準化した。さらにDLを14Mbps、ULを2Mbpsに高速化したHSUPAをRel 6として2007年に標準化している。このような高いデータ通信速度を実現する上では、QPSKから16QAM(直交振幅変調)、さらには64QAMへと、変調方式の多値化技術を適用する必要があった。特にLTEにおいては、100MbpsのDL、50MbpsのULを実現すべく、64QAMという多値化技術とOFDMA(直交周波数分割多元接続)方式を採用する。

 このように、DL、ULともデータ通信の高速化への要求はとどまることがない。そのため、システムを構成する各種部品についても、高性能化が求められている。例えばアンプであれば、より低歪(ひずみ)で低ノイズのもの、A-Dコンバータ、D-Aコンバータについては、高速/多ビットで、信号対雑音比(S/N比)とSFDR(Spurious Free Dynamic Range)が高いものが求められている。しかし、基地局の開発に携わる技術者は、高性能化を実現しつつ、システムのコストや消費電力を抑えなければならないというジレンマに陥っている。今後のLTEや第4世代における高速/広帯域データ通信について、現状のアーキテクチャでは限界が来ていると感じているのではないだろうか。この問題に対する1つの答えが、より進化したD-Aコンバータを活用することである。

D-Aコンバータの進化

表1 D-Aコンバータの進化(14ビット/100MSPSクラスの場合) 表1 D-Aコンバータの進化(14ビット/100MSPSクラスの場合) 

 ここで、筆者が所属するアナログ・デバイセズの製品を例に、D-Aコンバータの進化の様子を具体的に俯瞰してみることにする。

 表1に示すとおり、ここ10年の間に、最先端のD-Aコンバータの製造プロセスは、0.6μmから0.35μm、さらに現在の0.18μmへと微細化が進んでいる。また、電源電圧については5V単一電源から3.3V、1.8Vへと低下し、パッケージ形状はSOICからLFCSPへと変化してきている。その結果、消費電力は14ビット/100MSPSクラスのもので185mWから60mWへと1/3になり、実装面積についても、約200mm2から25mm2へと1/8に縮小している。

 加えて、プロセスの微細化は分解能や変換速度の面でも変化をもたらした。従来は、分解能が14ビット、変換速度が100メガサンプル/秒(MSPS)クラスの製品がハイエンド品であった。それが最近では、16ビット、1ギガサンプル/秒(GSPS)クラスのデュアル品、あるいは14ビット、2GSPSクラスのシングル品といった具合に、より分解能が高く、より変換速度が速いものが生まれている。さらに、従来D-Aコンバータ後段のアナログ側に構成されていたフィルタや変調機能をD-Aコンバータのデジタル部に集積することも可能になった。これは、基地局などのシステムにおいて、周辺回路を削減し、機器のサイズを縮小できるということを意味する。

 今後、さらにプロセスの微細化が進めば、D-Aコンバータの高分解能化、高速化、低消費電力化のみならず、従来のD-Aコンバータが備えていなかった機能をも取り込んで、さらなる高集積化を実現することが可能になる。近い将来、D-Aコンバータの進化により、GHzオーダーの高周波数、かつ広帯域にわたる出力をもダイレクトに出力するD-Aコンバータが開発/製品化されていくであろう。その結果として、基地局のアーキテクチャにも変化が訪れることになる。

       1|2|3 次のページへ

Copyright© 2017 ITmedia, Inc. All Rights Reserved.

RSSフィード

EDN 海外ネットワーク

All material on this site Copyright © 2005 - 2017 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.