ポテンショメータとアンプで構成する除算回路：Design Ideas

　本稿では、アナログ値をデジタル値で除算した結果をアナログ値として出力する除算回路を紹介する（図1）。この回路では、オペアンプ回路のフィードバック抵抗としてデジタルポテンショメータを使用する。それにより、オペアンプ回路のゲインがデジタル入力に反比例する除算回路を構成できる。入力アナログ値をX、除数となるデジタル値をY、出力アナログ値をZとすると、Z＝C×X/Y（Cは定数）の演算が行えるというものである。

図1　デジタルポテンショメータを利用した除算回路　オペアンプ回路のフィードバック部分にデジタルポテンショメータを用いることにより、ゲインがデジタル入力値に反比例する除算回路を構成できる。

　図1において、「AD5293」は米Analog Devices社製のデジタルポテンショメータである。同製品は10ビットの抵抗アレイ式D-Aコンバータを内蔵しているので、1024の分解能を持つ。

　ポテンショメータのワイパー位置（可動電極位置）Wから抵抗列の一端Aまでの抵抗値R_WAは、制御用デジタルデータDの増大に比例して減少する。抵抗列の両端AとBの間の抵抗値R_AB（定数）を用いると、R_WAについては次式が成り立つ。

　一方、ワイパー位置Wから抵抗列の一端Bまでの抵抗値R_WBは、次式のようにDに比例して増大する。

　図1の回路では、抵抗R_WAがフィードバック抵抗となり、抵抗R_WBがオペアンプの反転入力端子とグラウンドの間に挿入されることになる。従って、この回路は、次式のゲインを持つ非反転増幅回路として働く。

　入力電圧（入力アナログ値）をV_INとすると、出力電圧（出力アナログ値）V_OUTは次式で表されるので、除算が実現できる。

　入力電圧V_IN、制御用デジタルデータDは、いずれも時間的に変化するものであってかまわない。また、制御用デジタルデータDの取り込みに用いるクロックの周波数は、最大50MHzとすることができる。

　この回路においては、オペアンプ回路の位相補償について検討する必要がある。ポテンショメータのデータシートには、端子A、B、Wのそれぞれとグラウンドとの間の寄生容量が規定されているが、各端子の容量を正確に計測すれば、その結果から各端子間の寄生容量を求めることができる。実際に評価を行ったところ、端子Aと端子Wとの間の容量C_AWはワイパー位置が中央にある場合（以下に示す容量値は、いずれもこのワイパー位置を条件とする）に対して2.4pFであった（以下参照）。

C_AW＝2.4〔pF〕

　ポテンショメータ内部において、5セグメントの抵抗がチェーン状に連結された構造であると仮定すると、抵抗列の両端A、Bの間の容量は次のようになる。

C_AB＝1/2×C_AW＝1.2〔pF〕

　さらに、セグメント当たりの容量は次のようになる。

C_SEG＝5×C_AB＝6〔pF〕

　ここで、R_ABの値（すなわち、R_WA＋R_WB）は20kΩである。各セグメントの抵抗と容量から成る5段のRC回路の時定数は、次式で表される。

　端子Wとグラウンドとの間の容量C_Wは40pFであり、各端子間の容量よりも十分に大きい。この容量と抵抗R_WBによる時定数は以下の式で表される。

τ_W＝R_WB×C_W

　オペアンプのフィードバックループについては、τ_SEG≃τ_Wの条件に対して位相補償を行う。すなわち、τ_SEG≃τ_W＝24〔ns〕の条件では、R_WBの計算値が600Ωとなる。このとき、オペアンプ回路のゲインA_Vは約33.3になる。ゲインが33.3より大きい場合には、（R_WBが小さくなるので）C_Wの影響が無視できるようになり、オペアンプ回路の安定性についてケアする必要はない。2（最小ゲイン）〜33.3のゲイン範囲におけるオペアンプ回路の微分動作を抑制するには、フィードバックループに入るポテンショメータの抵抗と並列に、47pFの容量を補償用として追加すればよい。これによって、オペアンプ回路は最小ゲインまでの範囲で積分的特性を有するようになる。

　除数Yは、制御用デジタルデータDとして、標準的なシリアルインターフェース（SPI：Serial Peripheral Interface）を介してポテンショメータが備えるレジスタに取り込まれる。それには、電源の投入後に、まず内部レジスタの書き込み保護機能を無効化するという制御が必要になる。ほかにも、ワイパー位置の設定などの制御が必要になるが、詳細については、AD5293のデータシートを参照されたい。