特集
» 2010年06月01日 00時03分 UPDATE

ICのアナログテストに新潮流は生まれるか? (1/2)

これまで、ICのデジタル回路をテストするための技術には高い関心が向けられてきた。実際、さまざまな新技術が登場したことで、デジタル回路の規模が爆発的に増加する状況にあるにもかかわらず、破綻を来すことはなかった。それに対し、ICのアナログ回路のテストについては、現在でも、革新的な手法は生まれていない。アナログテストにかかわるトータルのコストを下げる打開策は存在するのだろうか。

[Ron Wilson,EDN]

拡大するテストコスト

 デジタル回路の規模や複雑さは、爆発的に増大している。しかし、そのような状況においても、ICのデジタルテストにかかるトータルのコストは、その規模や複雑さに比例して増大しているわけではない。ATPG(Automatic Test Pattern Generator:自動テストパターン生成)や、BIST(Built in Self-test:組み込み自己テスト)、構造(structural)テストといった新しい手法が生み出されたからだ。

 一方、アナログ回路についてはATPGやBISTに相当するようなものが存在しない。そのため、アナログ回路の複雑さが急速に進んだ結果、ICにおけるアナログテストのコストが急激に増大している。

 米QUALCOMM社のエンジニアリング担当シニアディレクタを務めるKarim Arabi氏は、2009年11月に米テキサス州オースティンで開催された『ITC(International Test Conference)』において、アナログICのテストに関するパネルディスカッションの中で次のように述べている。

 「AMS(アナログおよびミックスドシグナル)回路は、チップ上における複雑さという観点から言えばそれほど大きな問題になる存在ではない。それにもかかわらず、テストに関しては、SoC(System on Chip)の総テストコストのうちの70%、テストの総開発時間のうちの45%を占めている。AMS回路に対しては、ATPGに相当するものが存在しない。また、実用的な故障モデルも開発されていない。実際、われわれが使用しているDFT(Design for Test)手法やBIST手法も、完全にカスタムなものだ」。

 このArabi氏の発言は、ICのアナログテストを取り巻く現在の状況を的確に表している。

3つの手法

 現在、アナログ回路のテスト手法としては、大きく分けて3つが考えられる。以下に、それぞれの概要を示す。

■特性の計測

 1つ目の手法は、最も古くから用いられているものである。それは、データシートに記載されている特性そのものを計測/評価するというものだ。データシート上に記載されている入力許容範囲全体にわたって入力信号を掃引し、すべての出力端子からの信号を測定することにより、データシートに記載されている各パラメータを確認するのである。非常に手間がかかる手法ではあるものの、非常に効果的なものでもあり、ディスクリートのアナログ部品のテストでは、現在でも主流を占めている。

■オンチップのテスト回路

 2つ目の手法は、AMS回路のテストに、同一のチップに集積したハードウエアを利用するというものである。このオンチップのテスト回路を用いる手法は、SoCにおいてますます広く使用されるようになってきている。この手法は、いわば、AMS回路に対するBISTのようなものを作り出すことを目指したものである。現在、コマンドによって自己テストを行う機能ブロックを実現しようという試みが、さまざまなICベンダーによって行われている。

■構造テスト

 そして、3つ目の手法は、AMSテストの究極の目標とも言える構造テストである。米Texas Instruments(以下、TI)社のテストエンジニアリングプラットフォームマネジャを務めるCraig Force氏は、ITCのパネリストらに向けて、「問題の再定義が必要だ。どのメーカーも、データシート上のすべてのパラメータをテストする方法を実施したいと思っているわけではない。回路が正しく形成されていることを実証するために、最小限のチェックのみを実施することでテストを完了させたいと考えているはずだ」と述べた。

 このことについては、以前から何年にもわたって取り組みが続けられている。それにもかかわらず、いまだ実現の見通しは立っていない。しかし、一部の専門家らはこの手法に関して、再び希望の光を見出しているようだ。

データシートに沿ったテスト

 アナログICベンダーの米Intersil社で製品/テストエンジニアリングマネジャを務めるMichael Purtell氏は、「われわれの世界では、直流精度と信号の忠実度(fidelity)を求めて常に戦いが行われている。本当に部品の特性を測定できているのか、装置の特性を測定してはいないかと常に自問している。例えば、アナログからデジタルへと変換される信号の周波数特性を観測するケースがある。その場合、得られた結果のうち、どの部分が本当にデバイスのものなのか、どの部分が測定手法によるものなのかという点に注意しなければならない」と述べる。

 高精度のアナログ部品では、データシートの値によって機能的要件が定義される。アナログ部品のメーカーは、顧客がそのチップをどのように使用するかを知ることはできないので、データシートに記載したすべての数値をテストで確認するしかない。Purtell氏は、「われわれは、すべての最小値と最大値のテストを行っている。テストが不可能な項目があれば、それについてはデータシートには『typical(標準値)』と記載する」と述べる。

 このように、アナログテストではデータシートに記載された事柄に関して、隅々まで徹底的な確認を行わなければならない。そのため、アナログテストは、入念に製作されたテスト用ボードと高価なアナログテスターを用いた長く複雑な作業となる。

 とはいえ、少なくとも純粋な線形回路であれば、内部状態の確認は不要であり、デバイスの端子のみをチェックすれば十分である場合が多い。「通常、テストモード用の構成レジスタをいったん設定すれば、入出力端子のみから、必要な値を得ることができる」とPurtell氏は述べている。

 また、骨の折れるアナログテストが常に必要になるといういうわけではない。オーディオチップベンダーの台湾Nuvoton Technology社で製品開発担当ディレクタを務めるMark Hemming氏は、「製品が使われる市場が異なれば、テストに対する要求も異なる。例えば、自動車業界では顧客の要件は非常に厳しく、データシートに記載された値を網羅するテスト工程が求められることがある。しかし、民生向け製品業界の顧客の場合、それと同じチップに対して、チップが正しく動作することだけ確認できていればよいとするケースもあり得る」と述べる。

SoCの特徴を生かす

 ディスクリートなアナログ部品では、データシート上のパラメータを完全にテストしなければならない場合が多い。それに対し、SoCで用いるAMS IP(Intellectual Property)ブロックについては、定義済みの環境と固定の機能セットを利用することで負荷が軽減されることがある。完全な特性評価ではなく、いくつかの機能を確認するだけで済ませられることがあるという意味だ。標準インターフェースを実装したIPブロックで、標準規格によってテストの要件が定められているというのが、このようなケースに当たる。

 豊富なデジタル回路を利用できることも、SoC設計者の作業を大きく簡素化してくれる。実質的には無償とも言えるデジタルの論理ゲートを利用することにより、モードを制御するためのレジスタを構築したり、AMSブロックをデジタル的にテストモードに設定したりといったことが容易に行えるからだ。加えて、多くのデジタル回路を利用できることから、SoCのテストにおける最新トレンドであるオンチップ計測も可能となる。TI社のForce氏は「われわれは、オンチップ計測に真剣に取り組んでいる。多くのベンダーがSoCにテスト用のウィジェットを搭載している」と述べている。

 デジタル回路のオンチップ計測手法は、急速に普及しつつある。Force氏によると、デジタル回路の場合には、テスト機能を実装した市販のIPも数多く開発されているという。

 それに対し、より純粋なアナログ回路では、オンチップテスト用の計測回路は“場当たり的”なアプローチで設計される傾向が強い。また、計測回路を設けることにより、設計時間もチップ上の占有面積も増大する。このようなデメリットはあるものの、SoC内に信号生成器や電圧計、オシロスコープを構成するのが不可能だというわけではない。ただ、デジタル領域において可能な限りの作業を行い、テスト回路をほかの目的にも再利用するといった工夫は必要になるはずである。

 アナログ回路の場合、オンチップ計測の基本的な手法は、入力ノード、出力ノード、そして出力信号からは容易に状態を推測することができない内部ノードなど、主要なノードのアナログ信号を取り出し、それをA-Dコンバータでデジタル信号に変換するというものになる。A-Dコンバータとしては、チップ上のものを利用できるケースもあるだろう。あるいは、コンパレータと制御レジスタに少しの部品を組み合わせ、簡単なΔΣ変調方式のA-Dコンバータ(以下、ΔΣコンバータ)を直接ノード上に配置してもよい。A-Dコンバータで信号をデジタル化することができれば、通常はSoCの処理能力により、十分に高度な測定値を得ることができるはずだ。

 例えば、高速シリアルインターフェースの仕様において、自動校正モードやトレーニングモードを実装することが要求されているとしよう。このような場合、その機能を実装するハードウエアは、テストモードでも使用できるかもしれない。実際に再利用が可能であれば、SoCでのアナログテストの簡素化を図ることができる。

 米Cadence Design Systems社のエンカウンタテスト担当バイスプレジデントを務めるSanjiv Taneja氏は、「非常に都合の良い、2つの傾向が存在する。それは、実際の動作速度でテストしなければならないアナログ機能が、ますます自己校正が可能で、ますます自己適応が可能なものとなってきているということだ。このような機能は、オンチップテスト機能の実装に再利用できる場合が多い」と述べている。

       1|2 次のページへ

Copyright© 2017 ITmedia, Inc. All Rights Reserved.

RSSフィード

EDN 海外ネットワーク

All material on this site Copyright © 2005 - 2017 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.