ニュース
» 2011年09月16日 00時00分 UPDATE

65nmプロセス採用のCPLD、2.5mm角のWLCSP封止品が登場

[EDN Japan]

110916lattice_01.jpg

 Lattice Semiconductorは2011年9月、65nm世代のプロセス技術で製造する既存のCPLDファミリ「MachXO2 PLD」に、外形寸法が2.5mm×2.5mmと小さいWLCSP(Wafer Level Chip Scale Package)封止の品種を追加したと発表した。はんだボールのピッチは0.4mm。はんだボールの数は25個で、ユーザーはそのうち19個をI/O端子として利用できる。

 MachXO2は、同社が2010年11月に投入したCPLDの最新ファミリで、同社の従来ファミリである「MachXO」に比べて、ロジック規模やメモリ容量を増やしつつ、低消費電力化と低価格化を実現したことが特徴だ。新たに追加したWLCSP品は、このファミリの中でも特に消費電力が低いことを特徴とする品種群「ZE」にパッケージオプションとして用意した。ZEに複数用意する品種のうち、まず1280個のルックアップテーブル(LUT)を集積数する「LCMXO2-1200ZE」から、2.5mm×2.5mmのWLCSP品の供給を開始する。既にエンジニアリングサンプル品の出荷を開始しており、2011年第4四半期に量産出荷を始める予定だ。価格は、10万個購入時の単価が0.95米ドル。

 さらに同社は、この2.5mm角のWLCSP品に続けて、外形寸法が3.2mm×3.2mmでボール数が49個のWLCSP品と、同4mm×4mm、64個のucBGA品、同8mm×8mm、132個のucBGA品も用意しており、いずれも2011年末までにサンプル出荷を開始する計画だという。

Copyright© 2017 ITmedia, Inc. All Rights Reserved.

RSSフィード

EDN 海外ネットワーク

All material on this site Copyright © 2005 - 2017 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.