差動トランジスタを組み合わせて低ノイズアンプを作る：オペアンプ＋トランジスタ“ちょい足し”回路集（11）（1/2 ページ）

→「オペアンプ＋トランジスタ“ちょい足し”回路集」連載一覧

　オペアンプと組み合わせるトランジスタ回路としては、特性のそろった1対のトランジスタ（ペアトランジスタ）を使用したアンプ回路が大変有名です。この回路は、ディスクリートアンプ（ICではなく個別のトランジスタや受動部品で構成されたアンプ）の中で現在でも数多く使用されていますが、オペアンプICとこのペアトランジスタを組み合わせた回路は最近あまり見かけなくなってきました。

　基本的な回路は、図1のように、オペアンプの入力にペアトランジスタを差動アンプの形で接続するものです。

図1　差動ペアトランジスタとオペアンプ

　これを見ると、「同じ回路がICの中にも入っているのに、なぜわざわざもうひとつ外部に付けるのか」と不思議に思う方もいるでしょう。確かに一般的な電圧帰還型のオペアンプICの中には、このような差動トランジスタを使った増幅回路が入力に使われています。図2に「AD817」というオペアンプICの等価回路を示します。反転と非反転の入力は、差動トランジスタペアのベースにそれぞれ接続されています。

図2　オペアンプIC「AD817」の内部回路　（クリックで画像を拡大）

　オペアンプの入力にもう1つ差動増幅器を付けて実現しようとする特性は、おおよそ次の3点が考えられます。

1. ゲイン段を付加して、トータルのゲインを大きくする（誤差を減少させる）
2. FETトランジスタを使用して入力インピーダンスを高くする（初段の歪みを減少させる）
3. 入力段のノイズを低減する

　高性能オペアンプICの性能が現在に比べて数段も見劣りしていた時代は、これらの性能アップのために外部差動トランジスタを用いる手法がよく使われていましたが、今では例えば単体のオープンループゲインが160dB（1億倍）を超えるようなオペアンプICが提供されていますから、ゲインを稼ぐためにこの回路を使用することは少ないと思います。

　同じように、入力インピーダンスを稼ぐために入力に差動FETトランジスタを付加する回路も、オペアンプICの性能が向上した現在では1pAの入力バイアス電流がモノリシックICで実現しています。CMOSを含めて、FETのgm（トランスコンダクタンス：差動電圧に対する電流変換の感度と考えてください）特性は、バイポーラトランジスタに比べてフラットなので、出力の歪みに対する影響がより少なく、オーディオ用のアンプとしてよく使われています。

　計測回路などでよく使われる用途が（3）の低ノイズアンプ回路です。この形のアンプの入力換算ノイズは、この差動入力段の回路のノイズが支配的になります。最新のオペアンプICでは、広帯域のノイズ密度が1nV/√Hzを切るような低ノイズ品が市販されていますが、それを下回るような低ノイズアンプによる信号増幅を求めるのであれば、外付けの低ノイズトランジスタによる組み合わせアンプか、低ノイズアンプの並列接続ということになります。

　今回は、外付け差動トランジスタとの組み合わせによる低ノイズアンプの構成方法について解説します。この回路は、リニア回路の基本でもあるので、さまざまな回路考察がされていて、応用回路がたくさん提案されていますが、ここでは基本的な考え方を、複雑な計算式をなるべく使わないで理解できるよう説明します。

　この基本回路にカスケード接続したトランジスタペアを追加したり、集積回路の中ではカレントミラーを負荷として接続したり、またレールツーレール入力アンプでは、pnpペアとnpnペアを並列に接続したりと、さまざまなバリエーション回路が考えられています。興味のある方は、専門書をご覧になってください。