高速シリアルの多レーン化がもたらすシグナルインテグリティの新たな課題：実装技術 シグナルインテグリティ（2/3 ページ）

改善へのアプローチを探る

　それでは、シグナルインテグリティのこうした課題に、設計者はどのように立ち向かえばよいのだろうか。TektronixのLoberg氏によれば、進むべき道は幾つかある。第1は信号経路そのものを変更し、改善することだ。例えば光バックプレーンを採用する。ただし、これは例外的な手法であり、主流ではない。より現実的には、イコライゼーション技術を適用してクロストークを最小化することだ。他にも、多くの設計者が信号経路の周辺の設計を工夫することによって、クロストークやEMIに対処している。

　Asset InterTechのCaffee氏が提案するのは、設計からフィールド展開に至るまで、システムのライフサイクルにわたる主要な段階それぞれにおいてバスのシグナルインテグリティを検証することだ。ただ同氏も、これは難しい課題であり、一般的な手法としては普及しないだろうと認める。もしシグナルインテグリティの問題が試作基板による検討の過程で判明すれば、設計を修正することになるだろう。もし製造段階で問題が見つかれば、製造プロセスの変更が必要になるかもしれない。フィールド展開後の不具合動作に対するトラブルシューティングの結果として問題が見つかった場合は、次期製品に対して返品や補償の要求を減らすために、設計か製造プロセスのどちらか、あるいは両方の変更が必要になるだろう。

　アンリツでビジネス開発マネジャーを務める後藤寛氏は、データ伝送速度を高める際にアイの口部率を維持する効果的な伝送技術として、プリエンファシスを推奨する。同氏は、データ伝送速度が20Gビット/秒またはそれ以上に高い場合は、3タップまたは4タップの信号エンファシスを使用し、有効ビット数を増やすことを提案している。

　しかし、複数のタップそれぞれにおけるエンファシス率の組み合わせをチェックし、設定するのは複雑な作業であり、定量的なガイドライン無しには、理想的な信号エンファシスの条件を見つけるのは困難だ。

　後藤氏によれば、アンリツが開発した4タップのエンファシス装置「MP1825B」と伝送解析ソフトウェアは、信号品質アナライザ「MP1800A」と組み合わせることにより、テスト対象デバイスの「逆特性に基づいて設定される、理想的エンファシス条件」を見つけ出せるという（図3）。これにより、「アイ開口部を電圧軸方向に広げて、開口率を確保することが可能なため、定量的なシグナルインテグリティ分析を最短時間で実行できる」（同氏）。

図3　アンリツの32Gビット/秒対応BERT「MP1800A」（左）と28.1Gビット/秒対応4タップエンファシス装置「MP1825B」（右）を組み合わせて使えば、アイ開口部を広げることができ、シグナルインテグリティ分析に有用だ。出典：アンリツ　（クリックで画像を拡大）

シミュレーションがいっそう重要に

　高速システムを設計する際にシミュレーションが必須であることは多くが認めるところだ。AgilentのHoward氏は、同社の高周波/高速デジタル回路設計用ソフトウェアツール「Advanced Design System（ADS）」がその用途において最新の機能を提供していると主張する。

　Teledyne LeCroyのBlankman氏は、「クロストークの問題を検出して軽減するには、シミュレーションによってニアエンドとファーエンドのクロストークを予測し、測定によってシミュレーション用モデルの妥当性を検証できる環境が不可欠だ」と付け加える（図4）。クロストークモデルを検証するには、差動マルチレーンでのSパラメータ測定が必要で、アグレッサ・ビクティムのモデルに対しては8ポート、アグレッサ・ビクティムアグレッサのモデルに対しては12ポートまたはそれ以上のポート数を用意しなければならない。

図4　Teledyne LeCroyのシグナルインテグリティ向けネットワークアナライザ「SPARQシリーズ」は、被測定物（DUT）とPCベースのソフトウェアを1個のUSBコネクタで直接つなぐことで、マルチポートのSパラメータを素早く測定できる。出典：Teledyne LeCroy　（クリックで画像を拡大）

　クロストークを測定するためには、リアルタイムサンプリングのオシロスコープを使って垂直（電圧軸）ノイズを計測し、シリアルデータ信号に含まれるクロストーク成分を抽出する必要がある。この測定では、ジッタ測定の場合と同様に、BERの関数としてアイクロージャを評価するのが望ましい。もちろんジッタ自体の測定も重要だ。ジッタとノイズの両方を測定すれば、ジッタだけを測定する場合に比べて、クロストークの状況をより詳細に把握できる。