ΔΣ（デルタ・シグマ）型ADコンバータ：これだけは知っておきたいアナログ用語

[PR／EDN Japan]

ΔΣ型ADコンバータ

　ΔΣ（デルタ・シグマ）型ADコンバータは、ΔΣ変調技術を利用してアナログ信号をデジタル信号に変換するADコンバータのこと。日本国内では、ΔΣ（デルタ・シグマ）と表記する場合が多いが、欧米ではΣΔ（シグマ・デルタ）と表記することが多い。表記方法は異なるが、同じものを指している。

　ADコンバータには、複数の実現方式がある。例えば、逐次比較（SAR）型や、パイプライン型、フラッシュ型などである。こうした方式のADコンバータと比べると、ΔΣ型の方が高い分解能が得られるという長所がある。具体的には12〜24ビットと高い分解能が得られる。

　しかしその一方で、サンプリング速度（標本化速度）は、他の方式に比べると低い。一般には数k〜数百kサンプル/秒である。ただし、最近では回路方式の工夫などによりMサンプル/秒オーダーと高い製品が入手できるようになっている。

　ΔΣ方式のADコンバータの主な用途は、オーディオ機器やテスト/計測機器などである。

減算器と積分器で構成

　ΔΣ型ADコンバータは、大きく2つの回路ブロックから構成されている。1つはΔΣ変調器。もう1つはデジタル・フィルタである。ΔΣ変調器は、1ビットのADコンバータとして機能する。つまり、アナログ信号をオーバーサンプリングすることで、振幅が0と1のパルス信号に変換するわけだ。デジタル・フィルタでは、ΔΣ変調器で発生した量子化雑音を取り除く処理と、間引き（デシメーション）によってサンプリング周波数を低くする処理を実行する。

　ここでΔΣ型ADコンバータの心臓部に相当するΔΣ変調器について説明しよう。ΔΣ変調器は、大きく4つの回路ブロックから構成される。すなわち、減算器（Δ）と積分器（Σ）、量子化器、1ビットDAコンバータの4つである（図1）。減算器は差動アンプで構成されており、まずは入力アナログ信号と、基準信号（＋Vref、もしくは−Vref）の減算を実行する。次の積分器では、減算器での計算結果を累積加算していく。そして量子化器において、積分器の計算結果と基準信号を比較して、0か1かのデジタル値を決定するわけだ。この結果を1ビットDAコンバータに入力し、減算器で使う基準信号を決める。そして、減算器へフィードバックする仕組みだ。1であれば＋Vref、0であれば−Vrefを減算器に送ることになる。

　この構成が1次のΔΣ変調器である。減算器と積分器の組数を増やすことで高次のΔΣ変調器を実現できる。高次になればなるほど、量子化雑音を高周波側に移動させることができ、変換精度を高められる。これをノイズ・シェーピングと呼ぶ。高周波雑音は、後段のデジタル・フィルタで取り除く。こうすることで、変換精度が高く、雑音（ノイズ）の少ないデジタル出力信号が得られる。

　ΔΣ型ADコンバータの具体例としては、テキサス・インスツルメンツ（TI）の「ADS1675」が挙げられる（図2）。分解能が24ビットと高い高精度ながらも、最大サンプリング速度が4Mサンプル/秒と高い点が特長だ。さらに交流（AC）特性と直流（DC）特性も高い。AC特性については、4Mサンプル/秒動作時のダイナミック・レンジが103dBと広く、全高調波歪みが−107dBと低い。DC特性は、積分非直線性誤差（INL）が3ppmで、入力オフセット電圧の温度ドリフトが4μV/℃を実現している。自動テスト機器や、医療用画像処理装置、科学用測定機器、計測器などに向ける。

提供：日本テキサス・インスツルメンツ株式会社
アイティメディア営業企画／制作：EDN Japan 編集部／掲載内容有効期限：2014年3月31日