ニュース
» 2015年01月21日 14時30分 UPDATE

ザイリンクス Virtex UltraScale VU440:400万ロジックセルを集積、20nm FPGAの出荷を開始

ザイリンクスは、20nmプロセス技術を用い400万ロジックセルを集積した最新のFPGA「Virtex UltraScale VU440」の出荷を始めた。次世代ASICあるいはSoCのプロトタイピングなどの用途に向ける。

[EDN Japan]

 ザイリンクスは2015年1月、20nmプロセス技術を用い400万ロジックセルを集積した最新のFPGA「Virtex UltraScale VU440」の出荷を始めたと発表した。次世代ASICあるいはSoCのプロトタイピングなどの用途に向ける。

 VU440は、5000万以上のASICゲートに相当し、競合製品に比べて4倍の集積度を実現している。ユーザーI/O数は1456端子を備えている。バックプレーン動作に対応可能な48個の16.3Gビット/秒トランシーバや、89MビットのブロックRAMなども内蔵した。この集積度は、現行のVirtex-7 2000Tに比べて2倍以上の規模になるという。また、ASICと同様なクロックアーキテクチャの導入や、最新の配線技術および利用効率の高いロジックブロックの採用、といった特長を備えている。

ttEDN20150121Xil001.jpg 「Virtex UltraScale VU440」のダイ写真

 VU440は、TSMCの第2世代SSI(スタックド シリコン インターコネクト)技術を用いて量産する。CoWoS(Chip-on-Wafer-on Substrate)3D ICプロセスで構築したSSI技術は、28nmプロセスですでに量産の実績がある。20nmプロセス技術を用いる第2世代SSI技術は、より大規模な回路を、小さいチップサイズに集積することができる。また、28nm製品に比べて、ダイ間を接続する帯域幅を5倍に広げたほか、スライス境界を超えたクロッキングアーキテクチャに対応したことから、高性能で低消費電力のSoCを実現することができるという。

関連キーワード

20nmプロセス | ASIC | FPGA | ザイリンクス | TSMC


Copyright© 2017 ITmedia, Inc. All Rights Reserved.

RSSフィード

EDN 海外ネットワーク

All material on this site Copyright © 2005 - 2017 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.