メディア
特集
» 2015年02月12日 08時30分 UPDATE

CPU/GPUだけじゃダメ!:SoCの省電力化をもたらすインターコネクトクロックゲーティング (2/2)

[Kurt Shuler(Arteris社マーケティング部副社長),EDN]
前のページへ 1|2       

クロックゲーティングとフロップトグリング

 経験からいえることは、クロスバーの代わりにモジュール型インターコネクトを使用すれば、スタンバイシナリオではさらにトグルを低減できるということです。また、チップの規模が大きくなるほど、限られた共有リソースにアクセスするマスターNIUロジックが増加します。このようなチップでは、より長時間ゲーティングされるフロップの数もまた増加します。従って、モジュール型NoC設計ではチップサイズが大きくなるほどトグルが減少します。

 SoCインターコネクト電力の低減という比較的まだ手つかずの領域に踏み入っていくとき、もしシステム全体の消費電力を低減させることが目標ならば、クロックゲーティングとフロップトグリングが2つの重要な手段となります。よく知られているチップ設計手法でも、トグルが要求されないサイクル中の各フリップフロップでクロックをゲーティングすることは可能です。この方法はどのインターコネクト技術でもフロップに適用できますが、クロックツリーの消費電力の問題は解決されていません。

決して小さな数字ではない

 組み合わせロジックの最小モジュールからインターコネクトを構築すれば、モノリシックなクロスバー内で実現可能な粒度よりもはるかに微細な粒度でユニットレベルのクロックゲーティングを実現できます。モジュール型NoC方式は、今日の多くの複雑なSoC設計でクロスバーとバスの代わりになり得るものであり、消費電力の問題と格闘している設計者の助けとなるでしょう。もちろん、そのためには設計者に少しの間だけSoCの演算ユニットから離れ、インターコネクトに少なくともいくらかの注意を払わなければなりません。こうした取り組みは消費電力を最大0.7mWも低減しています。小さな数字に思えるかもしれませんが、モバイル、デジタルTV、STBなどの市場ではこれらの技術を用いた製品が大量生産されており、このアプローチが有効であることを物語っているのです。

Kurt Shuler=Arteris社マーケティング部副社長。モバイル、コンスーマー、エンタープライズ分野で豊富なIP、半導体、ソフトウェアのマーケティングを展開しインテルやテキサス・インスツルメンツにも勤務。技術分野に従事する以前には米空軍特殊作戦部隊に勤務の経験もある。


関連キーワード

消費電力 | 設計 | 省電力 | 半導体


前のページへ 1|2       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

EDN 海外ネットワーク

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.