ニュース
» 2015年09月17日 09時00分 UPDATE

アナログ・デバイセズ HMC7044:JESD204B規格対応のクロックジッタ・アッテネータ

アナログ・デバイセズは、JESD204B規格に対応した高性能クロックジッタ・アッテネータ「HMC7044」を発表した。50fsの超低RMSジッタに、2つのフェーズ・ロック・ループと低位相ノイズのアーキテクチャが優れた性能を発揮する。

[EDN Japan]

 アナログ・デバイセズは2015年9月、基地局の設計で使用するJESD204Bシリアルインタフェース規格をサポートする、高性能クロックジッタ・アッテネータ「HMC7044」を発表した。JESD204Bインタフェースは高データレートシステムの設計ニーズに対応するために開発されたJESD204B規格の機能をサポートし、強化する機能を内蔵している。

 HMC7044は、50フェムト秒(fs)のジッタ性能を持ち、高速データコンバータのSN比とダイナミックレンジを改善する。さらに14個のローノイズで、コンフィギュレーション可能な出力を提供し、さまざまなコンポーネントを柔軟にインタフェースするという。ノイズ・フロアは−162dBc/Hz(245.76MHz時)。また、広範囲のクロックマネジメントと配分機能により、全クロック設計を単一デバイスで構築できる。

 基地局アプリケーションには、FPGAと連携させるデータフレームを要求するシリアルJESD204Bデータコンバータ・チャンネルが多く含まれている。HMC7044は、データコンバータ・システムにおいて、ソース同期で調節可能なサンプルとフレーム・アラインメント(SYSREF)クロックを生成し、JESD204Bシステム設計を簡素化するという。

Rel_150910_analog.jpg 高性能クロックジッタ・アッテネータ「HMC7044」

2つのPLLと低位相ノイズのアーキテクチャでジッタを低減

 HMC7044は、フェーズ・ロック・ループ(PLL)2個と、相互にオーバーラップした2個のオンチップ電圧制御発振器(VCO)を搭載している。PLLの一方は、ローノイズの電圧制御クロック発振器(VCXO)を比較的ノイズの多いリファレンスにロックする。もう一方のPLLは、VCXO信号をVCO周波数まで高め、ノイズを防ぐことができる。

 さらに、HMC7044のアーキテクチャは、−142dBc/Hz(出力周波数800kHz〜983.04MHz時)の低位相ノイズで、全体としてジッタの少ない優れた性能を発揮する。

 単価は12.75ドル/1000個。68ピン10×10mmのLFCSPパッケージで供給される。

Copyright© 2017 ITmedia, Inc. All Rights Reserved.

RSSフィード

EDN 海外ネットワーク

All material on this site Copyright © 2005 - 2017 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.