連載
» 2017年06月28日 11時00分 UPDATE

高速シリアル伝送技術講座(2):差動信号伝送のメリット ――使用されている技術と注意点 (4/4)

[河西基文(ザインエレクトロニクス),EDN Japan]
前のページへ 1|2|3|4       

メリット5)不要輻射ノイズが小さい

 前述したようにCMOSロジック出力はスイッチング動作を行わない固定状態では、電流はほぼ消費されず放射ノイズも少ないですが、スイッチングでGnd・Vdd間に貫通電流が流れ、貫通電流が流れる周期の周波数で基板のGnd・Vddプレーンを揺らします。この動作が特定周波数でピークを持つ不要輻射ノイズの原因となります。

 LVDS差動ドライバは図15-2の定電流源駆動の方式のため低消費電力で、CMOSロジック出力のスイッチング動作で起こる大きな貫通電流も存在していません。

 また差動の伝送では、図17のようにケーブルや基板上で2本の導体を電磁気的に結合し高速に信号を伝送しています。この差動間結合を強くすることで、放射されるコモンモードノイズを抑えることが可能です。

図17:差動結合 ケーブルとPCB

 差動伝送路を設計する際は、+と−の2本の差動ライン間の距離(S)を狭くすることで結合を強くし、差動信号からの不要輻射を減らせます。ただしドライバ側の電源に入るノイズは、出力の差動2本にコモンモードノイズとして重畳され、不要輻射ノイズの原因となります。

 第2回目は差動信号伝送に使用されている技術と半導体の動作を説明しました。複数の技術を組み合わせて、安定した高速伝送を行っていることが理解できたのではないでしょうか。

 次回(第3回)は代表的な物理層であるLVDS、PECL、CMLと接続方法について説明していきます。

筆者Profile

河西基文(かわにし もとふみ)/ザインエレクトロニクス シニアエキスパート

 ナショナルセミコンダクタージャパンやジェナムジャパンなど、25年にわたり高速通信系半導体の製品開発・サポートおよびマーケットの開拓に従事。伝送路を含んだ半導体の高速設計手法が確立されていない時代に、LVDSオーナーズマニュアルの作成など、同マーケットの成長・普及に寄与してきた。

 現在は日本のSerDes製品開発の先駆者的存在のザインエレクトロニクスで、プロダクトマーケティング・開発支援や人材育成などを行っている。


前のページへ 1|2|3|4       

Copyright© 2017 ITmedia, Inc. All Rights Reserved.

RSSフィード

EDN 海外ネットワーク

All material on this site Copyright © 2005 - 2017 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.