メディア
特集
» 2018年03月27日 11時00分 公開

IIoTの実現に不可欠:ITとOTネットワークを融合する「TSN」の概要と実装 (3/4)

[Michael Zapke/Adam Taylor(Xilinx),EDN Japan]

TSN 実装

 TSNを適切に実装するには、エンドポイントとブリッジで低レイテンシーと決定論的な応答を提供できるソリューションが必要になる。多くのアプリケーションでは、CPUとFPGAを組み合わせ、PCI Express(PCIe)などの高速インタフェースで接続して解決している。

 しかし、この2チップソリューションはボード上で占有するスペースや消費電力、開発時間が増すだけでなく、全体的に統合されたソリューションを開発することもできない。デザインが2つのデバイスに分かれているため、検証するにも複雑となる。

 こうした課題の解決策の1つが、CPUコアを搭載したFPGA(「Zynq UltraScale+ MPSoC」や「All Programmable Zynq-7000 SoC」など)でソリューションを実装することだ。CPUコア搭載FPGAは、プロセッシングシステムとプログラマブルロジックが組み合わされており、下記の特長を生かすことで、目標捕捉と制御、処理のアプリケーションを実装可能にする。

  1. 多様なセンサーやアクチュエーター、モーター、その他のアプリケーション固有のインタフェースと接続し、制御する能力
  2. 機械学習やセンサーフュージョン、画像処理、リアルタイム解析などの複雑な処理をエッジで実装する能力
  3. ネットワークインタフェースの数に関するスケーラビリティー(拡張性)
  4. セキュリティだけでなく情報保証や改ざん対策、信頼性の点でデバイスとシステムのセキュリティを確保する能力

 つまり多様なインタフェースの制御と、プロセッシングシステムとプログラマブルロジックを接続できるため、CPUコア搭載FPGAはユーザーアプリケーションを別として、TSNを実装するために理想的である。

 例えば、CPUコア搭載FPGAであるXilinxのZynq UltraScale+ MPSoC、All Programmable Zynq-7000 SoCでは、MAC用のFPGAロジックとTSNブリッジ、TSNエンドポイントで構成されるTSNデザインIP(Xilinx 1G/100M TSN Subsystem LogiCORE IP)が提供されている。専用ロジックリソースを確保したTSNデザインにより、タイミング動作が厳密に決定論的であることが保証される。CPUコア搭載FPGAのプロセッシングシステム内で実行されるツールは、ネットワークの同期と初期化、ストリーム予約用のネットワーク構成コントローラーとの接続を目的にしている。PetaLinux上で実行するようデザインされており、Yoctoビルド向けに公開される予定である。

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

EDN 海外ネットワーク

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.