電源に、実使用時になって初めて露見するような問題が内在していると、非常に厄介な事態につながる可能性がある。そうした問題を抱えていないかどうかを確認するには、その電源のスタティック（静的）な特性だけでなく、ダイナミック（動的）な動作の試験も行う必要がある。本稿で紹介する電源の試験用電流シンク回路は、図1に示すとおり簡単な構成である。これを利用することにより、電力/電圧が低〜中程度の電源の試験を行うことができる。
この電流シンク回路は、20Vまでの電圧範囲で、0A〜1.5Aの電流を電源から取り出す（シンク）ことが可能である。このシンク電流値は、制御入力である0V〜5Vの電圧に対応して変化する。
この回路の機能は、IC1の精密オペアンプ「OPA277」（米Texas Instruments社製）の働きを基本とする。同製品は、最大入力オフセット電圧が100μV、最大入力バイアス電流が4nA、−40〜85℃の温度範囲において低ドリフト特性を実現するといった特徴を持つ。
IC1は、VINからの正の入力電圧と電流検出抵抗RSENSEにかかる電圧（抵抗両端の電位差）の差をとり、その差が0になるよう機能する。その差分を増幅した出力により、Q1がドライブされる。Q1はエンハンスメント型のnチャンネルMOSFET「IRF530」（スイスSTmicroelectronics社製）である。RSENSE両端の電位差は、試験の対象とする電源（以下、供試体電源）からのシンク電流に比例し、供試体電源の電圧からの影響は受けない。Q1の許容最大電流は、ドレイン‐ソース間電圧が100Vでパッケージ温度が25℃の場合に14Aであり、最大オン抵抗は、ゲート‐ソース間電圧が10Vでドレイン電流が7Aの場合に0.16Ωである。
Q1の許容電力は、熱抵抗が0.1℃/W程度のヒートシンクの装着を前提とした場合、周囲温度が40℃以下、静止雰囲気中という条件に対して30Wである。許容最大電力はヒートシンクの熱抵抗や周囲温度によって異なるため、供試体電源の電圧を高くする場合には、それに応じてシンク電流の量を減らさなければならない。制御入力電圧をパルス信号にすると、供試体電源からの平均電力が低くなる。そのため、供試体電源の電圧を数十ボルトまで高くすることができる。
高精度の抵抗R1、R2により、0V/5Vの入力電圧は、IC1の非反転入力端子用の0V/4.95Vに変換される。このIC1への入力電圧の範囲が供試体電源からのシンク電流0A/1.5Aに対応する。また、入力信号の生成方法としては、R1とR2により、IC1への入力抵抗が100kΩほどになることから、出力インピーダンスが50〜75Ωの標準的なファンクションジェネレータをバッファアンプなしで直結して構わない。
シンク電流はILOAD＝GVINという式で計算できる。ここで、Gはコンダクタンスであり、G＝1/（αRSENSE）＝0.3A/Vとなる。αは減衰係数であり、α＝1＋R1/R2＝10.09で与えられる。この減衰係数αを調整すれば、低電圧/高電流用の供試体電源の試験に適するよう、シンク電流の上限を数アンペアに変更することができる。コンデンサC3とC4、抵抗R3とR4により、フィードバックループが安定するように時定数を設定する。図の回路定数の場合、0V/5Vのステップ入力に対する立ち上がり時間は1.4μsになる。
この回路では、DC電圧を入力とすれば、電源のスタティックな特性を試験できる。一方、パルス電圧を入力とすれば、高速の負荷変動を模擬するようなダイナミック動作の試験が行える。また、Q1のオン抵抗RDS（ON）と電流検出抵抗RSENSEの値が小さいことから、1V程度の低電圧電源の試験も可能である。試験可能な下限電圧は、1.5A×（RSENSE＋RDS（ON））＝735mVとなる。
この回路は、例えば−5V/−12Vの2つの負電源出力を持つような供試体電源の試験にも使用できる。その場合、供試体電源のグラウンドを電流シンク回路の出力、つまりQ1のドレイン端子に接続し、負出力を電流シンク回路のグラウンドに接続する。
負荷変動応答、回復時間、過渡応答などのダイナミック動作を試験する場合に精度が劣化しないようにするには、供試体電源との接続に用いるケーブルが形成するループ領域（面積）を極力小さくすることが重要である。負荷電流がパルス状である場合、ループ面積と電流に比例し、電流周波数の2乗に比例するノイズが放射され、電流シンク回路や周辺計測機材の動作を妨害する恐れがあるからだ。
Copyright © ITmedia, Inc. All Rights Reserved.