LVDS PHY製品と伝送路の設計（その1）：高速シリアル伝送技術講座（6）（2/5 ページ）

図4：Driverピンアサイン例

　上記のように4チャンネル品のドライバーは「47」、レシーバーは「48」の数字を各社使用しています。概略ですが4がチャンネル数、最後の数字が奇数の場合ドライバー側、偶数がレシーバー側という型番の付け方になっています（初期製品ではチャンネル数と型番の関係のない製品もあります。例：xx031 4チャンネルドライバー）。

　ピンアサインは図4のように各社同じで、同じパッケージ品であれば交換も可能となっています。

　構成としては図5のようにドライバー側にCMOS/TTLのシングルエンドの信号を入力し、ドライバーはLVDS差動に変換し信号を伝送します。その信号を受信したレシーバーは元のCMOS/TTLのシングルエンド信号に戻して出力します。

左＝図5：ドライバー（047）とレシーバー（048）の接続 ／ 右＝図6：LVDS PHYバスへの対応

　バス信号ではクロックによるデータサンプリングのため信号間スキューが規定されますが、LVDSドライバー／レシーバーの構成ではデバイスの信号間スキューのスペックだけでなく、複数のデバイスを並べて使用する際のデバイス間の信号間スキューも定義（図6参照：同温度、同電圧の条件あり）されており、図7のようにデバイスをならべてバス信号の延長、高速化にも使用されます。

図7：汎用ケーブル、汎用コネクターの使用

　この時、コネクターやケーブルの規定がないため、帯域やケーブル長にもよりますがシングルエンド信号で使用していたコネクター、ケーブルをそのまま使用し信号形態を差動に変更して、受信端の終端抵抗値の調整などを行い、受信端で波形のアイパターン（以下、EYE）が開口し、LVDSの受信仕様を満たすように設計できれば問題ありません。

　元々、LVDSはシングルエンドの7分の1程度に振幅を下げることでスピードを上げましたが、信号の立ち上がり下がりエッジレートは1V/ナノ秒とシングルエンド信号とそれほど変わりなく、さらに終端抵抗器で終端部の反射を防ぎ信号品質を上げているため、シングルエンド信号の2倍程度のケーブル長や帯域であれば図7の構成のようにコネクターとケーブルは変更せずにそのまま使用可能な場合も多いようです。

　高帯域のケーブルやコネクターに変更するとコスト上昇につながりますが、LVDS物理層製品を使用することでトータルのコスト上昇を抑えつつ、今まで困難だった基板内や基板間の信号の高速化や長距離化が容易になります。筺体内の通信では、複数の差動ラインを1本にしたツイナックスケーブルや安価なFFC（フレキシブルフラットケーブル）もLVDSを使用したアプリケーションでは一般的です。

　代表として4チャンネル製品を紹介しましたが、1チャンネル、2チャンネルや多チャンネル品、ドライバーとレシーバーが入ったトランシーバー製品などもラインアップされ、用途に応じて使用されます。TIA/EIA-644-A準拠のFPGAのLVDSドライバー／レシーバーもESD耐圧以外では同等のメリットを享受できます。

　LVDSレシーバーは仕様上、広いコモンモード電圧範囲（0.25〜2.25V）が特長であったこともあり、現在ではGNDからVdd程度までのさらに広いコモンモード電圧範囲のレシーバー製品もリリースされています。入力の振幅感度が高く、使用電源範囲と同等の広いコモンモード電圧を許容するということは、通常デバイスからの出力信号は電源電圧範囲内となることから、レシーバー製品の受信最大周波数の規定を守れば各高速規格で規定されている差動信号のコモンモード電圧に関係なく受信が可能となります。

　またコモンモードノイズの耐性は差動LVDSと比較し大きく低下しますがインピーダンスマッチングのとれた伝送路で受信感度以上の振幅の信号であれば、シングルエンド信号でもこのコモンモードの広いLVDSレシーバーを使用して受信可能になります。図8のようにまずシングルエンド信号は＋側に接続し、この伝送路の特性インピーダンスに合わせたDC終端やRC終端、テブナン終端を行い信号の反射を防ぎます。次に−側は信号のスイッチングするスレッシュホールド電圧や1/2振幅電圧などの固定電圧にバイアスします。これで小振幅のデジタル0、1信号もシングルエンドのまま受信することが可能になります。

図8：LVDSレシーバーのシングルエンド信号受信