メディア

しっかり分かる「SoCの設計と解析」

EDN Japanに掲載した記事の中から、SoCの設計と解析に役立つ記事をまとめました。

65nm製品への適用例で見る :

半導体製造プロセスの微細化が進むに連れ、ICの動作の信頼性を保証するために用いられる、電源グリッドの電力解析の重要性も高まっている。その半面、より複雑な電源構成を持つ昨今のICでは、解析の難易度が上がっていることも事実だ。本稿では、65nmプロセスで製造するSoCの設計について行った解析の手順と、解析結果を紹介する。

(2010年12月1日)
微細化と最新EDAツールがもたらす:

最先端の機器に用いられるようなSoCを設計するためには、最新のEDAツールの適用や、微細な半導体製造プロセスへの対応など、これまでとは異なる設計フローが必要になっている。本稿では、まず、SoCの設計フローに変化をもたらしている要因について説明する。そして、最新のSoC設計の事例を基に、新たなSoCの設計フローで留意すべきポイントについてまとめる。

(2010年10月1日)
この問いに対する「最適」な答えはあるのか:

SoCの製造にどのプロセスを用いればよいのか――一昔前であれば、この問いに対する答えを出すのは、さほど難しいことではなかった。しかし、多様化するトランジスタ技術を利用したさまざまな回路ブロックがSoCの構成要素になり、またプロセスの微細化にかかわる常識が従来とは異なるものとなった結果、この選定は一筋縄ではいかない複雑なものとなった。本稿では、さまざまなトレードオフ要因によって複雑化したこの選定作業の現状を整理したい。

(2008年5月1日)
SoCの不具合を見逃さないために:

半導体製造プロセスの微細化が進展する中で、ICの設計者にとって、デジタル回路とアナログ回路を混載する大規模なSoCの設計に参加する機会はいや応なしに増えてくるだろう。その際に、設計データの不具合を見つけ出すのに役立つのが、回路シミュレータや、そのほかのさまざまなツールと組み合わせて実現するテストベンチである。本稿の前編では、これらのうち、アナログ回路シミュレータやデジタル回路検証用ライブラリの標準規格などについての最新動向を紹介する。

(2011年8月2日)
SoC設計の抽象化は実現できたのか?:

昨今のSoC設計では、そのフローの大部分をIPの集積作業が占めると言っても過言ではない。それにもかかわらず、IPの選定や集積の作業を自動化するツールはほとんど存在しないし、IPを本当にブラックボックスとして扱うことができているわけではないというのが実情である。IPは、設計作業の抽象度を高めるという役割を本当に果たすことができているのだろうか。

(2010年12月1日)
「集積」と「分割」の正しい見極め:

1つのシステムを1つのICで実現――SoCのコンセプトは明解で、非常に魅力的なものであることに間違いはない。しかしながら、実際にはSoCのように、1つのICにすべてを集積することが最適であるとは限らない。複数のICに機能を分割し、マルチチップでシステムを構築するほうが、SoCを用いるよりも賢明な場合が少なからず存在するのだ。

(2010年5月1日)

サーバー機器向けのプロセッサは、1つのチップに複数のプロセッサコアを搭載する方向に進化している。この流れはしばらく継続することになりそうだ。では、これと同じ流れが、組み込み機器向けのSoCにも適用されるのだろうか。本稿では、SoCの進化の方向性について考察する。

(2009年2月1日)
複雑化するSoC設計の救世主となれるか:

ESL設計は、従来のRTL設計に代わる次世代のIC設計手法として注目されながらも、設計者の期待を裏切り続けてきた。しかし、最近になって、ESLの利用事例が増えてきたことで、一部の設計フローではESLの役割は拡大している。ただし、ESLの概念はいまだにあいまいで、その利用法もユーザーによって異なるというのが現状だ。本稿では、ESLによって何ができるのか、将来はどのように発展していくのかといったことについてまとめる。

(2008年12月1日)
課題は山積み、出口は見えず :

マルチメディア機器の映像品質が向上するに連れ、オーディオ品質に対する要求もより高まってきた。もともと、大規模なシステムLSIにオーディオ機能を統合するのは音質その他の理由から困難だったが、従来の評価/テストでは検出できない新たな問題も顕在化してきている。開発者の前に立ちふさがる課題とは何なのか。

(2007年6月1日)
増加するトラフィックを効率良くさばく:

SoCの設計では、内部ブロックをいかに接続するかということが主要な課題になりつつある。SoCの複雑化が進んだ結果、単に帯域幅の広いバスを用意することでは最適な結果が得られなくなってきたからだ。この問題に対し、現在、新たなアーキテクチャと、それを支える新たなツール、設計技法が模索されている。

(2008年3月1日)

デジタルLSIの設計が複雑になるにつれ、検証作業の複雑化も進んでいる。設計できるゲートサイズと、限られた時間で検証できるゲートサイズの溝は広がるばかりだ。それはEDAベンダーの努力だけでは、とても埋められるものではない。

(2006年3月1日)
Design Ideas:
(2010年4月1日)

RSSフィード

公式SNS

EDN 海外ネットワーク

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.