Silicon LaboratoriesがWebサイト上で提供するオンライン計算ツールは、アイソレータ(絶縁素子)の消費電力を、ユーザーが与える要求仕様に基づいて自動的に計算する。ユーザーは、アイソレータのデータシートを読み込まなくても、消費電力を手早く見積もって機器の設計を進められるようになる。
Intersilのオンライン設計支援ツール「iSim」がバージョンアップ。設計可能な回路の種類が増え、オペアンプICを利用した反転/非反転型の増幅回路を新たに設計できるようになった。
STマイクロエレクトロニクスは、エンジニアの製品開発を支援する目的で考案されたAndroidアプリ「ST op-amps」をGoogle Play上で無償公開した。オペアンプを使用した回路を設計する際に、最適なデバイスの選定と回路設計の効率化を支援する機能などを備える。
モデルベース設計環境「MATLAB/Simulink」の新バージョン「R2012a」の発表に合わせて、HDLに対応する新オプションが2つ追加された。「HDL Coder」は「MATLAB」ファイルからのHDLコードを自動生成が可能。「HDL Verifier」は、MATLABファイルや「Simulink」モデルに加えて、手書きのHDLコードをFPGAの評価ボードに実装して、検証作業を行うことができる。
SpringSoftがLSI設計用のRTLデバッグツール「Verdi」を大幅に改良し、「Verdi 3」として発表した。ユーザーインタフェースを改善したり、デバッグ工程で利用する機能をユーザーがカスタマイズできるようにした他、処理の所要時間を短縮するとともに、所要メモリ容量も削減したという。
アナログ・デバイセズのRF回路設計用ツール「ADIsimRF」の新バージョンは、機能を強化するとともに、同社の29種類のRF ICとデータコンバータICを新たに利用できるようになった。
Xilinxは、従来から、特定のアプリケーション領域のFPGA開発に向けてIPや評価ボード、各種ドーターボード、設計ツールなどを取りそろえて提供するサービスを「ターゲット デザイン プラットフォーム(TDP)」と呼んで提供している。今回発表した評価キット群が28nm世代品向けTDPの第1弾となる。
アナログICをセミカスタムで開発する企業に向けて新日本無線が2011年5月から提供しているマスタースライスサービスでは、ユーザー企業からレイアウト設計の時間短縮を望む声が上がっていたという。今回、それに応えた格好だ。レイアウト設計の所要期間を半分にできると説明する。
現在、IC設計における消費電力の低減は、半導体技術者が直面する最大の課題となっている。微細化が進展する中で、ICの消費電力を低減していくには、プロセスの選択や回路の設計をさらに適切に行っていく必要がある。本稿では、まず、ICの消費電力を構成する2つの要素である動作電力とリーク電力に、どのようなパラメータが影響を及ぼすのか説明する。その上で、ICの消費電力を低減するための各種手法を紹介していく。
「電源品質の確保」を意味するパワーインテグリティ。最先端のICを搭載するプリント基板で、このパワーインテグリティを実現することは容易ではない。本稿の後編では、高集積化が進むデジタルICに関連する電源品質の問題について簡単に説明してから、有力ベンダーが提供するパワーインテグリティ用シミュレーションツールの最新動向を紹介する。
半導体技術の進展によってICの動作速度が向上し、これらのICを搭載する機器の性能が向上していることは周知の通りだ。その一方で、ICに電力を供給するプリント基板のパワーインテグリティの重要性も増している。本稿の前編では、プリント基板のパワーインテグリティが重要になっている背景と、パワーインテグリティを実現する上で必須となっているシミュレーションツールの役割について説明する。
デジタル回路とアナログ回路を混載する大規模なSoCの設計には、回路シミュレータをはじめとするEDAツールが必要不可欠である。本稿の後編では、回路シミュレータとテストベンチの統合、ハードウエアベースの回路エミュレータ、アナログ回路とデジタル回路の協調シミュレーションに関する、EDAツールベンダーの最新の取り組みを紹介する。
半導体製造プロセスの微細化が進展する中で、ICの設計者にとって、デジタル回路とアナログ回路を混載する大規模なSoCの設計に参加する機会はいや応なしに増えてくるだろう。その際に、設計データの不具合を見つけ出すのに役立つのが、回路シミュレータや、そのほかのさまざまなツールと組み合わせて実現するテストベンチである。本稿の前編では、これらのうち、アナログ回路シミュレータやデジタル回路検証用ライブラリの標準規格などについての最新動向を紹介する。