メディア
特集
» 2006年11月01日 00時00分 公開

イーサーネットを産業分野で生かす (4/4)

[Michael Jones(米Micrel社),EDN]
前のページへ 1|2|3|4       

MIIとRMII

 イーサーネットLANシステムは、FPGA、ネットワークプロセッサ、イーサーネットスイッチ、PHYなどを用いて実装する。いずれの場合も、標準のイーサーネットMAC/PHY(media access control/physical layer)インターフェースは、MII(media independent interface)である。このインターフェースはIEEE 802.3uとして定義されており、データおよび制御信号のための端子が16個も必要となる(25MHzで動作する4ビットのデータバス)。マルチポートのFPGA、ASIC、またはプロセッサベースの設計において端子数を減少させるために、いくつかのベンダーが集まったコンソーシアムがRMII(reduced MII)仕様を導入した。RMIIでは、独立した2ビット幅の送信/受信パスを共通の50MHz基準クロックに同期させることにより、インターフェースの総端子数を8個に減らしている。しかし、リアルタイムアプリケーションのインターフェースとしては、依然MIIのほうがよく使用されている。

 誤解している人も多いのだが、RMIIはMIIに置き換わるものではなく、MIIを介して通信するいずれかの側に調整層を追加するものだ。回復した入力ラインクロックからRMII基準クロックへと移行するには、周波数の差による影響を受けないようにするためにFIFOが必要となる。その結果、遅延ジッターが増大してしまい、リアルタイムネットワークでは命取りとなる。

 MIIまたはRMIIにおけるPHY層の基本構成ブロックを解析することにより、ネットワークで生じる典型的な遅延ジッターを知ることができる(図7)。

図7 MIIにおけるPHY層の構成 図7 MIIにおけるPHY層の構成 
図8 MIIとRMIIとの間の調整層 図8 MIIとRMIIとの間の調整層 

 送信時には、データは25MHzのローカルの発振器に同期しており、通常約80nsの固定遅延が生じる。受信時には、クロックの回復により変動遅延が生じるが、それとは異なり、整合によって160nsの固定遅延が加わる。生成された25MHzのMII受信クロックから、回復した125MHzのラインクロックへの整合時には、0、8、16、24、32nsの5つのフェーズのうちいずれかのオフセットを持つ変動遅延が生じる。PLL回復クロックのジッターにより、受信パス総遅延はさらに10ns増加する可能性がある。

 リアルタイムネットワークでは、固定遅延よりも変動遅延のほうが重要である。なぜなら変動遅延の値は未知であるため、補正することができないからだ。MIIを使用すると、イーサーネットのPHY層では、通常約240ns〜282nsの往復遅延が生じ、全体的なネットワーク遅延ジッターは最大42ns増加する。

 イーサーネットのPHY層へのインターフェースにRMIIを使用すると、調整層によってさらに遅延が増加する(図8)。PHY層は、送信時にはMIIと同様に基準クロックをネットワーククロックとして用いる。これによる遅延は、おそらく50MHzのクロックサイクル1つ分のみだ。この遅延は、ローカルな基準クロックと回復したクロックの差を調整層が考慮しなければならない受信時には生じない。通常、RMIIレシーバ調整層の実装にはFIFOが用いられる。RMII仕様では、深さが20ビットのFIFOを使用し、それが半分使用された時点で回復データをRXD[1:0]に転送することを推奨している。このように設計すると、MIIで発生する遅延に加え、受信パスに最大200nsもの遅延ジッターが加算される。

 多くのベンダーは、IEEEの仕様よりもかなり厳しいタイミング環境(例えば0.01%)でチップが動作するように設計している。例を挙げると、米Cisco Systems社の製品は最大0.1%の周波数誤差に対応できるように設計されている。このような設計では、必要なFIFOサイズは27ビット、最大RMII遅延ジッターは27×10ns=270nsまでに増大する。なお、FIFOのサイズ(ビット数)は、2×《最大フレームサイズ》×(《ネットワークエラー》+《ローカルエラー》)=2×(1518×8)×(0.1%+0.01%)=26.7ビットとして求められる。

SMII

 もう1つのPHY/MACインターフェース規格であるSMII(serial MII)は、最近、プロセッサ、FPGA、イーサーネットトランシーバでよく使用されるようになった。SMIIはRMIIに似ているが、受信、送信、同期、基準クロックのための端子数が少なく、125MHzで動作する。SMIIでも、回復した入力ラインクロックを同期基準クロックに変更するには、エラスティックバッファが必要となる。その結果、RMIIと同様に遅延ジッターが増大する。

用途の拡大

 イーサーネットは、産業用通信において従来のフィールドバスに取って代わるだろう。これが多くの専門家の見解である。もちろん、一夜にしてすべてが置き換わるわけではない。しかし、イーサーネットはフィールドバスと併用されるようになり、顧客が効率的に低コストで移行できるよう、徐々に置き換えが進むものと考えられる。

 産業用途では、過酷な環境を前提としなければならない。また、そこで必要とされるリアルタイム性能を達成できるようにイーサーネットLANを設計するのは、大変難しい。しかし、正しいアーキテクチャを選択し、入念に実装することにより、そのような目標を達成することが可能になるのだ。

関連キーワード

LAN | プロトコル | イーサネット | 標準規格


前のページへ 1|2|3|4       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

EDN 海外ネットワーク

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.