メディア
特集
» 2008年05月01日 00時00分 公開

どう選ぶ?SoCの製造プロセスこの問いに対する「最適」な答えはあるのか(3/3 ページ)

[Ron Wilson,EDN]
前のページへ 1|2|3       

IPを巡るジレンマ

 IPの問題は、プロセス選択における2番目に重要な要因である。設計チームは、どのサードパーティ製IPが必要になるのか、そのIPはどのプロセスで利用できるのかということを調査しなければならない。中には、富士通のStanley氏のように、「IPに関する要件が定まれば、利用するプロセスは確定したも同然だ」とする人もいる。

 AMI社のKlosterboer氏は、「実際にチップとして製造された実績がなければ、『実証済みのIP』とは呼べない。チップによる特性評価の実績がないIPを使用した場合、マスクの再設計の確率は50%にも上るだろう」と語る。

 当然のことながら、これに対するIPベンダーの見解は異なる。米MIPS Technologies社のソリューションズアーキテクチャ担当バイスプレジデントを務めるGideon Intrater氏は、「各IPコアの特性は、プロセスノード、電圧、ライブラリの組み合わせによって異なることは事実だ」と述べる。しかし、プロセッサコアのような合成可能なデジタル機能のIPは、例えばポルトガルChipidea Microelectronica社*2)が提供するようなアナログ回路のハードIPとは性質が異なる。このようなハードIPに対しては、多くの場合、実際にチップを作ってテストすることが求められる。これまでは、性能面でクリティカルな要求のある合成可能なIPに対しても、それと同様の状況があった。ライブラリ、制約条件、テスト回路の挿入、設計ルールが相互に与える影響は多種多様であるため、設計フローが非常に流動的なものになってしまっていたのだ。多くの設計チームは、CPUコアのようなものも含め、実際の環境において、実際のパラメータを用いて稼働させた実績が欲しいと考えていた。

 しかし、Intrater氏によれば一部のIPベンダーはこの状況を打破しようとしているという。「プロセッサのマイクロアーキテクチャを、レジスタ転送のレベルで堅牢なものにしようとしている」と同氏は語る。Intrater氏の方法では、さまざまなプロセスやライブラリに対応して合成したものの中から、顧客が自分の要件を満たすものを検索することができるという。MIPS社は、例えば同社のプロセッサコア「4kファミリ」を65nm〜250nmのプロセスで合成済みである。

 Intrater氏によれば、「この方法にもまだ問題はある」という。「例えば、コアのセルはメモリーのセルよりも高速になりつつある。当社が提供するような高度にパイプライン化された回路では、メモリーの速度を合成後のCPUコアの速度と同等にするために、微細プロセス向けにはSRAMセルを再設計しなければならない状況が発生している」(同氏)からだ。さらに、もう1つ将来的な課題になりそうなこととして、同氏は「最先端のプロセスでは、フリップフロップのセルがほかのセルと比較して遅くなりつつあるようだ」と付け加えた。

性能と消費電力の問題

 本稿の冒頭で述べたとおり、今となっては、性能と消費電力をプロセスの決定要因として挙げることには、違和感を覚える人もいるだろう。これらはプロセスに依存する項目であることは確かだが、ますます設計への依存性の高い問題となりつつある。

 富士通でシニアエンジニアリングマネジャを務めるPaul Little氏は、「一から設計を行う場合、ICの性能は各ゲートの速度よりもアーキテクチャの構成に大きく依存する。既存のアーキテクチャを拡張して利用する場合には、各回路の速度を設計によって向上させなければならない可能性がある」と述べる。

 消費電力は、さらに複雑な問題である。90nmのプロセスノード以降、IC設計者はリーク電力について深く考慮しなければならなくなった。スイッチング電力よりも、リーク電力の問題のほうがはるかに大きくなったためである。さらに65nmのプロセスノードに進むと、電力の最適化を始める前に、チップの使われ方について理解しなければならなくなる。例えば、同じ携帯型機器でも、フル動作中以外は完全に停止するMP3プレーヤと、ほとんどの時間スタンバイモードになる携帯電話機とではまったく異なる性格を持つ。従って、それぞれの特徴に対応した形でICを設計しなければならない。

 最先端のプロセスを利用する場合、そのプロセスで実現可能な本質的なエネルギ効率よりも、設計手法のほうがICの消費電力に強く影響を及ぼす。富士通のStanley氏は、「ICの設計を行う際には、消費電力の要件が最初から定められているケースが多い。その場合、プロセスの特性調査から始め、消費電力と性能のトレードオフを考慮してライブラリのグリッド数(トランジスタのサイズ)を決定する。その上で、さらに積極的な電力管理手法を適用して最初の要件を満たすようにするというアプローチをとる」と述べる。

 Samsung社のHunter氏は、「現在、消費電力は携帯機器だけでなく、すべての電子機器において大きな問題になっている。消費電力への要求を満たすためにより多くの解析が必要となり、その結果がプロセスやライブラリの選択に影響を及ぼす。例えば、一般的なプロセスを使用する予定であったが、正しい手法と適切なライブラリを利用すれば、より少ない消費電力で目標の性能を達成できることを知り、低消費電力バージョンのプロセスを使用することに変更する顧客もある」と述べる。

 例えば、機能ブロックごとに、ライブラリのグリッド数を変える必要があるかもしれない。また、電圧アイランドや適応型の電圧/周波数スケーリングを利用しなければならないケースもあるだろう。加えて、これらの手法を適用することが、利用可能なサードパーティ製IPブロックの種類にも影響を及ぼすこともある。さらには、わずかな電圧の変化により、設計あるいは検証が非常に困難になる恐れもある。電圧アイランドの管理も、合成ツールでは難易度が高すぎるかもしれない。このような検討を加えた結果、本質的にリーク電力が少ない古いプロセスを選択することになる場合もある。

 プロセスを選択する際に検討しなければならない個々の項目は、いずれもそれだけに注目すればよいのであれば、さほど複雑なものではない。しかし、最高の評価ツールと一切の主観を含まない最高の助言が得られたとしても、この複雑で、時に不連続で、多次元的な問題に対しては、局所的に最適化することでさえも容易ではない。この困難な課題を克服する上で、唯一、設計チームの味方となるのは、すべての設計パートナ企業が顧客である設計チームの成功を望んでいるという事実だけである。


脚注

※2…(編集部注)Chipidea社はMIPS社によって買収され、同社のアナログ部門となった。


前のページへ 1|2|3       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

EDN 海外ネットワーク

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.