メディア
特集
» 2008年06月01日 00時00分 公開

加速する計装機能のオンチップ化複雑化が増すSoCに対応するために(2/3 ページ)

[Ron Wilson,EDN]

アナログ領域への展開

 デジタル分野におけるオンチップ計装と同様に、アナログ信号をオンチップ計装で生成/計測しようという動きも活発になっている。デジタルのオンチップ計装がCPUコアから始まったのに対し、アナログのオンチップ計装は高速シリアルインターフェースのコアから始まった。アナログ領域においてもさまざまな手法が考案されており、センサーベースの自動校正用計測システムや、ミックスドシグナルサーボシステム、検証/テスト用の機能などが集積されている。

・シリアルインターフェースの例

 デジタル分野と同様に、高速シリアルインターフェース向けのオンチップ計装が普及しつつある理由は、主要な信号がますます観測しにくくなってきているからである。米Rambus社のシニアプリンシパルエンジニアであるRich Perego氏は、「外部に計測用のプローブが存在するだけで、高速リンクには変化が生じてしまう。このような要因で変化が加わった信号を観測しても意味がない」と語る。また、同社設計エンジニアリングマネジャのKen Chang氏は、「送信側は、プローブを使用して直接観測できるケースが多い。しかし、受信側はプローブでは観測できない。受信側についてはオンチップの回路でデータを抽出し、それを基にアイダイアグラム/バスタブ曲線を導き出すことによって、間接的に観測する必要がある」と付け加える。

 この手法は、高速インターフェースの受信側ではますます重要なものとなってきた。それ以外に、ブロックの内部を観測する手段がないからである。米Vitesse Semiconductor社のシニアアプリケーションエンジニアであるEric Sweetman氏によると、チップの外部で、イコライズ直前/直後の信号の様子を観測することはできないという。従って、これらは受信側の内部で観測する必要がある。

図1 シリアルインターフェースにおける計装回路の例 図1 シリアルインターフェースにおける計装回路の例 このRambus社のシリアルリンクアーキテクチャでは、オンチップ計装によってさまざまなテスト/計測処理が行える。

 この問題に対するRambus社の手法は、受信側それ自体を内部の計測機能ブロックとして使用するというものだ。そのために、チップのI/Oブロックにはプログラマブルな擬似乱数パターン生成器とビットストリーム用の比較器を集積する(図1)。そして、送信側と受信側をデジタル的に調整するための回路も追加する。例えば、送信側には、デジタル入力と電流振幅/位相を制御するD-Aコンバータを用意し、イコライゼーションに用いるタップ係数を変更可能にするといった具合だ。Perego氏は、「この手法により、時間と電圧を軸として、送信側の性能を表すプロットを作成することが可能になる」と説明する。

 受信側では、受信アンプの位相とゲインを調整することになるだろう。それにより、例えば位相を掃引し、ビットストリームの比較ブロックでビットエラー率を測定するアキュムレータを監視することにより、タイミングマージンを把握することができる。

 このような計装においては、できる限りの処理をデジタル領域で行うことが重要である。例えば、DLL(delay lock loop)におけるデジタルフィードバックパスを操作することにより、受信側の位相をデジタル制御することができる。あるいは小規模なD-Aコンバータにデジタル値を入力することで、ゲインを調整し、重要なノードにオフセットを加えるといったことが可能になる。このような機能を回路に追加するのは容易ではない。特に、どのような変化によって動作が妨げられるかわからないアナログノードにおいては、一層困難になる。しかし、実現は可能である。

・より高度な計装手法

 Vitesse社は、さらに一歩進んだ受信側の計装手法を実現した(図2)。この方法では、受信側のプライマリのデータチャンネルに加え、それと同一構成のチャンネルをもう1つ用意する。2つ目のチャンネルに対し、位相とゲインを変化させたり、各種のポイントで停止させたり、ビットエラー率を正確に算出するのに十分なデータを蓄積したりといった形で位相と振幅を掃引することができる。ソフトウエアによる後処理の結果は、受信側自体が収集するデータのアイダイアグラム/バスタブ曲線となる。2つのチャンネルの結果を比較することで、状態が把握できるのである。Sweetman氏は、「2つ目のチャンネルは、計測が行われるプライマリのチャンネルと物理的に同一であるため、プローブを用いるよりも正確なデータが得られる」と語る。この方法であれば、プローブによって歪(ひず)んだ信号ではなく、イコライザから受信器に入る信号そのものを観測することが可能である。

図2 受信側計装回路の例 図2 受信側計装回路の例

 このような手法が適用できるのは、高速シリアルインターフェースだけではない。例えばスイスSTMicroelectronics社は、ディスク装置向けのハイエンドなリードチャンネルICに何種類もの計装機能を搭載している。その特徴は、外部から制御を行いつつ、回路自体でできる限りの計測を実行することである。ただし、この方法では、追加する回路が複雑なものとなる可能性がある。だが、STMicroelectronics社のデータストレージ部門アーキテクチャマネジャを務めるAngelo Dati氏は、その意義を、「リードチャンネルIC内部の計装機能は、チップのトラブルシューティング/校正と、IC搭載後の完成したシステムの特性評価を支援し、動作中に電圧、温度、ヘッドの高さなどの変数を継続的に補正する」と説明する。

 同社のリードチャンネルICは、さまざまな計測機能を搭載している。例えば、コンパレータや線形フィルタには、温度/電圧用の簡単なセンサーを付加している。制御プロセッサは、これらに対して問い合わせを行うことにより、ローカルな有限状態マシン上で校正処理を起動するかどうかを決定することができる。状態マシンは、閉ループの校正処理を実行することにより、電圧オフセット、ゲイン、バイアス点を変更して、ローパスフィルタのカットオフ周波数が温度で変動するといった問題に対する補正を行う(図3)。

図3 リードチャンネルICにおける計装回路の例 図3 リードチャンネルICにおける計装回路の例 コンパレータをベースとした単純なループにより、フィルタのカットオフ周波数を決定する電圧ソースに含まれるドリフトを除去することができる(提供:STMicroelectronics社)。

 動作中のICに及ぶ変動を補正するだけではない、より高度な計装機能もある。例えば、ディスク装置の設計者や製造エンジニアがヘッドやメディアの組み合わせに応じてチップをチューニングする作業を支援するといったものである。Dati氏によると、「このような計装機能が、パターンマッチングをベースとした適応型ループシステムで用いられている」という。そのオンチップの計装機能により、リードチャンネル回路に入力するアナログ信号を生成し、ヘッドからの信号と比較して、周波数誤差を表す信号を生成する。この信号は、ヘッドとメディアの組み合わせに依存した非線形な特性とノイズに適応するためのフィードバック情報となる。このプロセスは閉ループだが、「この回路が必ず収束するという保証はない。正しく動作させるには、適応型ループに適切な初期値を与える必要がある」(Dati氏)という。

・FFT処理にも対応

 STMicroelectronics社のディスク装置向け製品には、FFT(fast fourier transform)エンジンのようなスペクトラムアナライザ機能を搭載しているものもある。「精度は低いが、特定周波数の観測用に簡素化されているので、汎用のスペクトラムアナライザよりも扱いは容易だ」(Dati氏)という。この計装機能により、例えば、存在するはずのない特定の周波数を探査することで、ヘッド/メディアサブシステムにおける非線形性を検出/計測することができる。また、周波数スペクトルの包絡線を観測することによって、ヘッドの高さに依存した磁界の様子を見積もることも可能である。Dati氏は、「今日のディスク装置では、このような解析作業を実施しなければならない。ヘッドの高さを測定して調整しなければ、大気圧の変化により、ヘッドが破損する恐れがあるからだ」と説明する。

 スペクトラムアナライザ機能は、コスト重視のチップに搭載するには大きすぎるように感じるかもしれない。しかし、現実には「そもそも受信側の規模が大きくなってきているので、計装回路をコスト的なインパクトを生じさせることなく搭載するのは容易だ」とDati氏は述べる。

 この事実は、オンチップ計装の未来を語る上での朗報となろう。チップがさらに複雑になるに従い、チップ上には、より複雑な計装機能を搭載することが要求される。FFTエンジンのようなかなり複雑なブロックでさえも搭載できるだけの面積的な余地が、まだ存在するというわけだ。

 今後は、デジタルの世界ですでに起きていることが、アナログ領域でも発生するようになるだろう。チップ上の異なる場所で計測した時間領域/周波数領域のアナログ値を用いて、ミックスドシグナルシステム全体の状態が把握できるようになるはずだ。本稿で紹介したようなオンチップの計装機能を用いなければ、次世代の複雑なチップのデバッグを行い、その後の世代のチップを稼働させることは不可能になるかもしれない。

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

EDN 海外ネットワーク

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.