メディア
特集
» 2008年11月01日 00時00分 公開

TDT/TDR測定とシミュレーションの連携 (3/3)

[Eric Sweetman(米Vitesse Semiconductor社),EDN]
前のページへ 1|2|3       

出力波形のシミュレーション

 本稿で紹介した手法は、TDT応答とTDR応答から信頼性の高いSパラメータを作成すること以外にも応用できる。例えば、複雑な形状の信号経路が信号波形に与える影響のシミュレーションなどが行える。その際には、高速パターンジェネレータから取得したPRBS出力など、任意の波形を仮想信号源として使うことが可能だ。


図5 ステップ応答からPRBS波形を生成 図5 ステップ応答からPRBS波形を生成 ステップ応答からPRBS波形を生成するフローは、例えばプリエンファシスされたステップ応答のような信号をスタートとする(a)。ステップ応答を遅延させた複数の信号のコピーを用意し、それらを加算したり減算したりする(b)。そのようにして得られた個々の波形を基に、PRBS波形を生成する(c)。

 また、周波数領域における乗算は、時間領域における畳み込み演算と等価である。波形データを周波数領域のデータに変換して、データパスの正規化したS21とエレメント単位で乗算(Scilabの関数「.*」を用いる)し、得られたスペクトラムを時間領域に変換し直す。そうすると、TDT応答を取得したデータチャンネル上を伝搬する、信号源からの信号を正確に表したものとなる。

 Vitesse社は、自社で測定したさまざまなバックプレーンやケーブルのTDT/TDR応答のライブラリを有している。それらを利用すれば、シミュレーションデータを用いることにより、ライブラリ内の任意の仮想配線に入力を与えることができる。例えば、まだハードウエア上には実装していない出力プリエンファシスに対する新しい設計アイデアの評価などが行える。

 データチャンネルのライブラリを補うものとして、あらゆるケースを想定したスティミュラス波形のライブラリがあると便利だと考える人もいるだろう。しかし、残念ながら、そのようなライブラリは不必要なほど巨大で、しかも不完全なものとなってしまう。

 それよりも良い方法は、出力ドライバのステップ応答のライブラリを用いて、任意の波形パターンを合成することである。合成後の波形は、シミュレーション用のスティミュラスとして使用できる。Vitesse社の非同期製品にこの方法を適用したところ、良好な結果が得られた。そのメリットは、任意のデータ転送速度と任意のパターンの信号を単一のライブラリファイルから合成できる点である。TDT応答のデータからSパラメータを算出する際、使用するパルス波形を合成するが、それとほぼ同様の方法でPRBS波形を合成できる(図5)。

 この手法は、プリエンファシスの設定にも利用できる。まず、ターゲットとするデバイスのステップ応答と、ファミリ内の各部品のステップ応答を取得し、それらを後で検索できるようインデックス化したライブラリに保存しておく。ある部品からのPRBS波形を合成するには、所望の振幅で所望のプリエンファシスをかけたステップ応答に対し、遅延処理と加算/減算処理を繰り返し適用する。PRBSパターンをフーリエ変換できるように、偶数個のコンポーネント波形を使用して合成された波形が同一レベルで開始/終了するようにしておくのが理想的である。データチャンネルの動作をシミュレーションするには、取得した波形を使用する場合とまったく同じように、この合成されたPRBSパターンを使用する。

注意事項、制約事項

図6 アーティファクトの発生 図6 アーティファクトの発生 TDT応答を用いて算出したS21の例。6.9GHzの145ps、125ps、105psという3種類のパルス幅を使って得たものである。周波数領域で見ると、アーティファクトが生じている。これは長さ15mのカテゴリ5のケーブルを使ってTDT応答を得た場合の例だが、6.9GHz(赤)、8GHz(緑)、9.5GHz(青)の周波数でピークとなるアーティファクトが現れている。上の曲線(3本の曲線が重なっている)は、Agilent社製のTDRテストボードによるものだが、こちらにも同様の周波数でアーティファクトが生じている。

 本稿で紹介した手法を実際に利用する際には、いくつかの点に注意しなければならない。

 この手法では、差動またはシングルエンドの伝送パスをモデル化する。原理的には測定を追加で実施すれば、偶数モード(Even Mode)の影響や、シングルエンドのマルチポート構成をモデル化することも可能である。

 全体の周波数帯域幅は、DUT入力におけるステップ波形の立ち上がり時間からの制限を受ける。周波数帯域幅は時間領域のサンプリング間隔に反比例し、周波数領域の分解能は期間幅に反比例する。例えば、サンプル点数が4000点である場合、良好な組み合わせとしては、期間幅が20ns、サンプリング間隔が5psといった値になるだろう。

 信号源と検出器は、50Ωのシングルエンド終端、または100Ωの差動終端を備えていることが望ましい。TDTまたはTDRの応答データは、DUT内部のインピーダンスの不連続性は許容するが、DUT外部に反射があると、シミュレーション精度が悪化する。

 Sパラメータのノイズフロアは、DSOのダイナミックレンジの影響を受ける。データチャンネルの遠端で減衰する信号に対しては、ダイナミックレンジの広い測定環境を選ぶことが特に重要である。平均化処理は確かに有効なものだが、長期間の信号に対して平均化処理を実行すると、基準線のズレによって分解能が低下する恐れがある。あるDSO製品では、128波形の平均化処理が最適であった。

 差動データパスの評価においては、正確に整合した正相/逆相の信号でシステムを駆動することが重要である。差動励起においては、正相信号と逆相信号は、差動測定においてどちらでも使用できるように、鏡像関係でなければならない。なお、両極性の出力とも終端しておく必要がある。

 インパルスデータを合成する際、反転部分で周波数領域にアーティファクトが生じる場合がある(図6)。そのスプリアスの大きさは、伝送パスが長い場合、応答波形を画面上に配置するために必要となるトリガーオフセットにある程度関係するようだ。なお、現実的には、これらのアーティファクトがシミュレーション応答波形に大きく影響を与えることはない。

シミュレーション結果の実例

 このシミュレーション手法の特徴と正確さを示すために、いくつかの具体例を紹介しておく。

 図7に示したのは、本稿で説明のために最初に取り上げたBGA部品の例である。まず、BGA部品が搭載された評価ボードの出力ポートから差動TDR波形を取得する。そして、BGA部品を搭載していないもう1枚のボードの同じポートから2つ目のTDR波形を取得する。これらのステップ応答波形を処理すると、ボードの影響を除いたS11の周波数特性が得られる。

図7 部品搭載/非搭載のボードにおけるTDR応答 図7 部品搭載/非搭載のボードにおけるTDR応答 部品を搭載したボードと搭載していないボードの出力ポートにおけるTDR応答(a)。(b)はこの応答から得られたインパルスとインパルス応答。(c)はボードの影響を取り除いて正規化したS11

 図8は、先の例で示したAgilent社製TDRテストボードの伝送特性のモデル化にシングルエンドのTDT測定を使用した結果である。Vitesse社の高速クロスポイントスイッチのライブラリファイル(プリエンファシスしたステップ応答の結果)を利用して、PRBS波形を合成したものだ。この手法では、TDTをベースとして作成したS21のモデルとPRBSスティミュラスを組み合わせて出力波形を生成している。合成された入出力波形と実際に生成/送信された波形を比較すると、かなりの精度で一致していることがわかる。

 
図8 シミュレーション結果と測定結果の比較 図8 シミュレーション結果と測定結果の比較 上はシミュレーション用に合成した入力波形(マゼンタ)と測定に用いた入力波形(緑)。下にはシミュレーションによる出力結果(青)と測定による出力結果(緑)を示した。シミュレーションによって実測とかなり近い結果が得られていることがわかる。

 図9に示したのは、合成したアイパターンと測定によって得たアイパターンを比較したものである。スティミュラス波形として用いたのは、Vitesse社の評価ボード「VSC3004」によって得た、プリエンファシスした4ギガビット/秒のPRBS信号だ。データパスは、20インチ(約50.8cm)の差動ストリップラインである。

図9 アイパターンの比較 図9 アイパターンの比較 右側は、合成によって得た結果。4ギガビット/秒のPRBS信号によって駆動される仮想伝送線の仮想的なアイパターンである。左側は実際に測定したアイパターンであり、シミュレーションにより、実測とかなり近い結果が得られることが見てとれる。

 Vitesse社では、新しい部品の入出力リターン損失を評価する際などに、本稿で紹介した手法を日常的に活用している。TDT/TDRを用いて、新しい部品のステップ応答ライブラリを日々構築している。これらは、バックプレーンで用いる新たな部品の仮想テストに役立つ。ケーブルやバックプレーンなどのライブラリは、新デバイスの設計において最適化を図るために利用されている。この手法を適用可能な領域は、今後も増え続けていくだろう。

前のページへ 1|2|3       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

EDN 海外ネットワーク

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.