安価に実現した自動リセット式電流制限回路：Design Ideas

　図1の回路は、電流制限回路としてよく知られているものである。この回路では、負荷電流I_Lの値がほぼV_BE/R_Sに制限される。ここで、V_BEはトランジスタQ₁のベース‐エミッタ間電圧であり、R_Sは電源電流の検出抵抗である。通常の動作では、V_BEの値が低いのでQ₁はオフに保たれ、pチャンネルMOSFETのQ₂がゲート抵抗R_Gを介してバイアスされ完全にオンになる。従って、負荷電流の値は、負荷電圧V_Lと負荷抵抗R_Lとだけによって決まる。一方、何らかの要因で負荷電流が増大し、V_BEが0.7V近くまで増大すると、Q₁が導通し始める。それに伴い、Q₂のゲート‐ソース間電圧V_GSが低下する。その結果、負荷電流はI_LMAXIMUM＝0.7V/R_Sの式で決まるほぼ一定のレベルに制限される。

図1　通常の電流制限回路　2個のトランジスタを使用し、負荷電流が過剰に流れるのを防止する。

　このような線形動作の電流制限回路は、最大負荷電流と電源電圧のいずれか、または両方が比較的小さければ有効に機能する。しかし、この回路は、トランジスタQ₂が消費する電力の問題から、適用可能な用途が限られる。例えば、最大負荷電流が200mA、電源電圧V_Sが24Vである場合、負荷に短絡が生じると、Q₂には約5Wの電力が加わる。Q₂は、この5Wの電力に適切なマージンを含めた電力を許容できなければならない。また、そのときの接合温度が安全な領域に保持されるようヒートシンクなども必要になる。多くの用途では、このような条件に対応できるようにするには、使用する部品のコストや、サイズ、重量が許容し難いレベルになる。

　しかし、この回路に少数の低価格な部品を追加するだけで、過大な電流による消費電力の問題を起こすことなく、効果的に電流制限を行うことができる。本稿では、このようなアプローチによる自動リセット式電流制限回路を紹介する。

図2　自動リセット機能付きの電流制限回路　図1の回路に少数の部品を追加することで、過大な電流が定常的に流れないようにする。これにより、トランジスタQ₂が消費する電力を低減することができる。

　図2の回路では、図1の回路と同様に、トランジスタQ₁と検出抵抗R_Sによって負荷電流I_Lをモニターする。具体的には、I_L×R_Sに等しい電圧V_SENSEが検出される。一方、トランジスタQ₂は、図1のQ₂とは少し異なる動作となる。Q₂は、完全にオンになるか、完全にオフになるかのどちらかで、線形動作の条件は生じない。通常の条件では、Q₁のベース電流の量は少なく、ベース抵抗R_Bによる電圧降下も小さい。そのため、Q₁のベース‐エミッタ間電圧は、ほぼ電圧V_SENSEに等しくなる。

　回路の詳細な動作は次のようになる。まず、負荷電流が少なく、Q₁のベース‐エミッタ間電圧が0.7Vより低い通常の状態を考える。この条件ではQ₁はオフになり、タイミング調整用コンデンサC₁の充電電圧はほぼ0Vである。このとき、シュミットトリガーインバータIC₁への入力電圧V_INはローレベルになる。その結果、IC₁の出力がハイレベル（約5V）になり、この電圧によってトランジスタQ₃がオンになる。それにより、Q₂のゲートが抵抗R₄を介してバイアスされる。このバイアス電圧により、検出抵抗R_SとQ₂のオン抵抗を介し、電源から負荷に対して電流が流れる。

　一方、短絡などの故障によって負荷電流が増大したとする。すると、Q₁のベース‐エミッタ間電圧が約0.7Vになり、Q₁はオンになる。そしてQ₁のコレクタ電流により、C₁が急速に充電される。その結果、IC₁への入力電圧V_INが上昇し、ハイレベルの閾（しきい）値電圧V_TUに達する。これにより、IC₁の出力がローに変わり、Q₃およびQ₂がオフになる。結果として負荷電流が0Aまで低下し、Q₁のベース‐エミッタ間電圧も0Vになって同トランジスタはオフになる。すると、抵抗R₁とR₂を経由してC₁の電荷が放電し、IC₁の入力電圧がローレベルの閾値電圧V_TLに達する。その結果、IC₁の出力がハイに変わり、Q₃とQ₂がオンになる。このようにして、電流制限回路が自動的にリセットされる。このプロセスは過大な電流が流れなくなるまで繰り返される。遮断電流値I_LMAXIMUMは、図1の電流制限回路と同様に検出抵抗によって決まり、I_LMAXIMUM＝0.7V/R_S〔A〕となる。なお、R₁とR₂で構成される分圧回路は、IC₁の入力電圧が許容値を超えないようにするためのものである。

図3　IC₁への入力と負荷電圧の関係　V_INはIC₁への入力波形を表し、V_Lは負荷電圧を表す。

　図3は、IC₁の入力電圧V_INと負荷電圧V_Lの関係を表している。負荷電流がQ₂を経由して流れるのは、Q₂がオンの期間だけなので、Q₂が消費する電力はデューティサイクルに比例する。つまり、次式が成り立つ。

　ここで、P_AVGはQ₂が消費する平均電力、_tONはQ₂がオンしている時間、_tOFFはQ₂がオフしている時間である。C₁、R₁、R₂の値を適切に選択することにより、時定数を十分大きくすれば、Q₂がオンしている時間よりもオフしている時間をはるかに大きな値とすることができ、消費電力を抑えられる。なお、各値は、C₁の値が過大にならない範囲で、時定数が十分大きくなるよう選定する。

　Q₁としては、電流増幅度が大きく、最大コレクタ‐エミッタ間電圧が電源電圧よりも大きいものを選択する必要がある。Q₂として用いるpチャンネルMOSFETは、バイアス電圧が生じない条件では電源電圧が直接加わることを考慮し、最大ドレイン‐ソース間電圧が電源電圧よりも高いものを選ばなければならない。検出抵抗R_Sの値は、通常動作時の最大負荷電流が流れる条件で、Q₁のベース‐エミッタ間電圧が0.5V以下になるよう選択する。

　負荷の種類がフィラメント式の電球や、容量性の負荷、あるいはモーターなどである場合には、突入電流が大きくなる。こうした負荷に対してこの回路を適用すると、電源の投入時に突入電流によってIC₁の入力電圧V_INが上昇し、リセット機能が誤って働いてしまうことがある。この問題に対処するには、コンデンサC_X、ダイオードD_X、抵抗R_Xを追加すればよい。C_Xは電源投入時には充電されておらず、ダイオードD_Xを介して印加される電圧V_INを0Vの方向に引き下げるよう働く。この動作により、突入電流によるリセット機能の誤動作を防止することができる。

　C_XとR_Xの値は、リセット機能が過電流を検出してから正常動作に復帰するまでの時間、言い換えれば、C_Xの電圧が電源電圧まで上昇してD_Xが逆バイアスになるまでの時間を決める。この時間は、実験によって検討した結果を基に最適な値とする。その時間を基に、C_XとR_Xの値を決めればよい。検討を行う際の初期値としては、C_Xを10μF、R_Xを10MΩといった値にしておくとよいだろう。