メディア

「コンパレータ」の選択基準6つのポイントから最適解を導き出す(4/4 ページ)

» 2010年02月01日 00時00分 公開
[Paul Rako,EDN]
前のページへ 1|2|3|4       

POINT 5 : 入力バイアス電流

 上で触れた入力バイアス電流も、コンパレータの重要な仕様である。入力バイアス電流とは、部品の動作時に入力端子に入出力する電流のことであり、いくつかの種類の電流の総和として現れる。

 CMOS製品では、ESD(静電気放電)に対処するための入力端子構造の相違により、リーク電流の値が異なる。これが入力バイアス電流として重畳されるので、製品ごとにその値の傾向は異なることになる。いずれにせよCMOSの場合、入力バイアス電流の値は小さいのだが、温度に依存して電流が増加することが多いのでその点に注意しなければならない。

 高速コンパレータでは、入力バイアス電流が大きくなる可能性があるものの、低インピーダンスの回路で駆動することが多いため、通常は問題にはならない。バイポーラタイプのコンパレータの入力バイアス電流は、2つの入力の関係によって変化する。コンパレータでは、差動入力ペアのベース電圧に60mVほどの差があると、そのペアのコレクタ電流と入力バイアス電流に10倍もの差が生じることがある。

POINT 6 : パッケージ

 多くの技術者は見落としがちだが、パッケージもコンパレータの重要な仕様である。旧来の製品では、DIPやSOICが使われており、シングル品やデュアル品としての標準的な端子配列が用いられていた。しかし、現在では、SOT-23やSC-70のような新しい小型パッケージが必要なケースもあるだろう。新しい製品に置き換える場合には、たとえ新旧のパッケージが同じ種類であっても、それらの端子配列が一致していることを確認しなければならない。

 そのほかの小型パッケージとしては、電極としてはんだバンプを使用するCSP(チップスケールパッケージ)などがある。この種のパッケージは、ダイそのものと同じぐらいに小さい。米Maxim Integrated Products社のコンパレータ「MAX9060」は、入力端子の一方を電源端子と共通にすることで、4端子のCSPという仕様を実現している。ただし、CSPは不良率がほかのパッケージより高いこともあって、採用を見送る企業も多い。


 コンパレータ製品の種類は多く、その応用回路はさらに無数にあるため、圧倒されてしまう人もいるかもしれない。しかし、基本となる項目を理解しておけば、仕様全体に目を通し、自身の求める要件に対して最適な性能を持つコンパレータを選定することができる。携帯機器のボタン操作を検出したい場合でも、オシロスコープへのGHzレベルの周波数入力に対するトリガーレベルを検知する場合でも、それぞれに対応するコンパレータが存在する。

 米Texas Instruments社の戦略マーケティングマネジャを務めるGordon Holton氏の「コスト低減のみを追求してはならない」という言葉を覚えておいてほしい。「最も低価格のコンパレータを購入したが、結局より高度なレールツーレール入力段を持つ製品が必要だったことに後から気付く顧客がいる」と同氏は指摘している。

最新製造プロセスの適用

 時の流れとともに、コンパレータを製造するプロセスは進歩した。高度なCMOSプロセスは消費電力が少なく、その一方で5V以上の電圧でも動作する。垂直pnpトランジスタを利用することで高速動作を実現している製品もあれば、SiGe(シリコンゲルマニウム)プロセスを利用してさらに高速化を図ったものもある*C)。Linear Technology社のHamilton氏は、「複数のプロセスを組み合わせることができるならば、コンパレータの中には、異なるプロセスで製造したほうがよい部分がある」と述べている。 Analog Devices社は、同社の高速コンパレータにSiGeプロセスを採用している。同社のCarey氏は、「SiGeプロセスにより、速度と消費電力に加え、ゲインについても優れた性能を持つ製品を製造できる。われわれも試してみたが、CMOSではゲインを高めることができない」としている。SiGeプロセスでは、電圧範囲を広げることも可能である。「入力範囲が1.8Vのコンパレータを提供するわけにはいかない。誰もが少なくとも2V〜3V程度を望んでおり、同相入力電圧範囲も広げてほしいと考えている」と同氏は見ている。 さらに、Analog Devices社は、一部の最高速度のコンパレータを製造するために、誘電体分離技術も採用している。同社の「XF3」プロセスを用いれば、誘電体分離技術により寄生容量とリーク電流を低減することが可能である。



脚注

※C…『SiGeが切り開く半導体の未来』(Paul Rako、EDN Japan 2009年7月号、pp.38〜44)


前のページへ 1|2|3|4       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

EDN 海外ネットワーク

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.