ASICプロトタイピング用ボード、最新FPGA採用で9600万のゲート容量を達成：アルデック HES-7

　米国のEDAツールベンダーであるAldec（アルデック）は2012年9月17日（米国時間）、ASIC開発向けのプロトタイピング用ボード「HES-7」を発表した。Xilinxが供給する28nm世代の半導体プロセス技術を適用した最新のハイエンドFPGA「Virtex-7」を採用することで、回路規模の大きな設計データを検証できる容量を確保した。具体的には、1枚のボードに最大2400万ASICゲートの設計データを実装して検証できる。さらに、複数のボードを相互接続して容量を増やせる拡張性も備えており、最大4枚のボードで9600万ASICゲートの容量を確保することが可能だ。しかも価格については、「競合他社の半分程度だ」（AldecのVice Presidentを務めるDavid D. Rinehart氏）と主張する。

業界最大のFPGAを採用

　HES-7は、ユーザーが開発中のASICの回路データをFPGAに書き込んで、実スピードに近いクロック周波数でその回路を駆動しながら動作を検証するためのプロトタイピング用ボードである。搭載するFPGAの品種に応じて、容量（収容可能な回路規模）や利用可能なI/O数、高速シリアルトランシーバのチャネル数などが異なる4種類のボードをラインアップした。いずれも上述の通り、28nm世代の最新ハイエンドFPGAであるXilinxのVirtex-7シリーズを採用した。これにより、ユーザーが検証に費やす期間を短縮できるという。

　「現在、FPGAベースの市販プロトタイピング用ボードの大半は、まだ40nm世代のFPGAを採用している。そうしたFPGAは集積規模が比較的低いため、大規模ASICの設計データを収容するには4〜6個のFPGAが必要になる計算だ。そのように旧世代のFPGAを複数用いるボードを使うと、ユーザーは複数のFPGAに設計データを分割して実装するためのパーティショニング作業にかなりの時間がかかる上に、ボード上のFPGA間の信号のやりとりで実行速度が制限されてしまう」（AldecのRinehart氏）。

　これに対しHES-7が採用するVirtex-7は、28nm世代の微細な半導体プロセスで製造することに加えて、単一のパッケージに複数のFPGAチップ（ダイ）を納める独自技術「スタックド シリコン インターコネクト」を適用して集積規模を大幅に高めている。例えば最大規模の品種である「Virtex-7 2000T」のロジックセル数は200万個に達し、これをASICゲート数に換算すると2000万〜4000万ゲートに相当する（参考記事：世界人口に相当するトランジスタが45mm角に、Xilinxが最大規模のFPGA出荷）。「例えばXilinx自体が、旧世代のFPGAを6個使って構築した従来のエミュレーションボードを、1個のVirtex-7で置き換えられるというデモを見せている。従来のボードで設計データのパーティショニングに費やしていた労力が不要になる上、実行速度についてもARMのCortex-A9 MPのクロックを10MHzから50MHzへと5倍に高めることができた」（Rinehart氏）。

HES-7のボード写真である（左側が表面、右側が裏面）。Xilinxの最新ハイエンドFPGA「Virtex-7」を実装する。「表面だけでなく、裏面の写真も公開していることに注目してほしい。業界の中には、FPGAを実際にはボードに実装できていないにもかかわらず製品を発表するベンダーもあり、表面の写真しか見せない場合もある」（AldecのRinehart氏）。出典：Aldec　（クリックで画像を拡大）

　AldecがHES-7でとりそろえる4種類のボードのうち、最も容量が大きい「HES-7 XV4000」は、このVirtex-7 2000Tを採用した品種である。ASICゲート換算の容量は2400万ゲート。バックプレーンボード「HES-7 Backplane」も用意しており、これを介して4枚のFPGAボードを相互接続することで、容量を9600万ゲートまで拡張可能だ。残る3種類のFPGAボードは、ASICゲート換算の容量が1200万ゲートの「HES-7 XV2000」と、800万ゲートの「HES-7 XV1380」、400万ゲートの「HES-7 XV690」である。

　各ボードともに既に出荷が可能で、保証期間は1年間と長い。「競合他社は90日しか保証していない」（Rinehart氏）という。日本における販売価格は、2400万ゲート品を699万9500円、1200万ゲート品を399万9500円、800万ゲート品を299万9500円、400万ゲート品を199万9500円に設定した（いずれも税別）。

HES-7の品種構成である。出典：Aldec　（クリックで画像を拡大）