CCD駆動ICの遅延誤差を除去する帰還回路：Design Ideas アナログ機能回路

　CCD（電荷結合素子）では、光が当たることで発生した電荷を、パケットにまとめてトランジスタ・アレイ上をシフトさせることで信号として取り出す。このトランジスタ・アレイは「バケツ・リレー・シフト・レジスター」とも呼ばれ、2相のクロック信号で駆動する。位相が互いに180°異なる同期クロック信号である。ただしCCDのトランジスタは多数並んでおり、さらにゲートの容量が大きい。このためロジック・レベルの信号では駆動できない。そこで駆動電流のピーク値が高いCCD駆動ICを使う。CCD駆動ICでロジック・レベルのクロック信号を一度保持し、その後に高電圧で高ピーク電流の信号に変換する。

　しかしCCD駆動ICのnチャンネルとpチャンネルのFETには、スイッチング速度のミスマッチ（不整合）がある。このためターン・オン時とターン・オフ時の遅延時間が一致しないという問題がある。その例を図1に示す。Intersil社の「EL7212」を使った場合の結果である。図1には2つの信号が同時にオンになっている期間がある。これはターン・オン時とターン・オフ時の遅延ミスマッチによるものだ。

図1　CCD駆動ICの遅延ミスマッチ
Intersil社の「EL7212」を使った場合の例。ターン・オン時とターン・オフ時に遅延ミスマッチが発生する可能性がある。

　遅延ミスマッチは、クロック周波数と分解能がいずれも低いシステムでは問題にならない。クロック信号の周期に対する遅延ミスマッチの割合が小さいからだ。しかしCCDの走査速度が高まるにしたがい、クロック信号周期に対する遅延ミスマッチの割合が増大する。このためCCD駆動ICの遅延ミスマッチを補正しなければならない。

図2　遅延ミスマッチを補正する帰還回路
この回路を使えば、CCD駆動ICにおけるターン・オン時とターン・オフ時の遅延ミスマッチを補正できる。

　図2は増幅器を使って遅延ミスマッチを検出し、それを補正する回路である。V_OUTとV_OUTは位相が180°異なるため、ターン・オン時とターン・オフ時の遅延時間が完全に一致したと仮定すれば、R₄とR₇、C₂の接続点の電圧は1/2V_CCになる。増幅器IC_2AとIC_2BはC₂の電圧を基準電圧（1/2V_CC）と比較し、R₃とR₆の間の電圧を調整する。IC_2Bは直流利得が高い誤差増幅器として機能し、IC_2Aは位相反転型積分器として機能する。積分器IC_2Aの出力はR₃とR₆を駆動する。この結果、2つのクロック信号のオフセット電圧がシフトする。オフセット電圧がシフトすると、CCD駆動ICのトリガー信号も同時にシフトする。

　すなわちIC_2AとIC_2Bは、適切なオフセット電圧を入力クロック信号に送り、遅延ミスマッチを打ち消すように機能する（図3）。D₁とD₂は入力クロック信号を整流し、IC_2AとIC_2Bに電源電圧を供給する。クロック信号が入力されていないときは、増幅器への電力は遮断され、誤差補正ループの動作は停止する。こうして出力の発振を防ぐ。

図3　遅延ミスマッチの補正結果
図2の帰還回路を使って、遅延ミスマッチを補正した結果である。ターン・オフ時とターン・オン時の波形は、きれいにそろう。

※本記事は、2008年7月29日にEDN Japan臨時増刊として発刊した「珠玉の電気回路200選」に掲載されたものです。著者の所属や社名、部品の品番などは掲載当時の情報ですので、あらかじめご了承ください。
「珠玉の電気回路200選」：EDN Japanの回路アイデア寄稿コラム「Design Ideas」を1冊にまとめたもの。2001〜2008年に掲載された記事の中から200本を厳選し、5つのカテゴリに分けて収録した。