プログラマブル・ロジックを使ったVCO：Design Ideas アナログ機能回路

　VCO（電圧制御発振器）はアナログ回路である。デジタル・プログラマブル・チップのライブラリーには含まれていない。信号の同期やクロックの逓倍でVCOが欲しいときには、ANDゲートやNANDゲートなどの標準論理機能を利用する必要がある。

　可変周波数の発振器を構成する方法はいくつかある。例えば、バラクター・ダイオードを用いることによって周波数を変えられる。ただしこのダイオードは、電圧変化に対する周波数変化が小さい。従って、1個のインバーターと複数のコンデンサーで構成される一般的なピアース（Pierce）発振器では使いづらい。

　別の案としてシュミット・トリガー・インバーターと、可変の充電抵抗を利用する方法がある。これは動作はするものの、ヒステリシスのばらつきが大きい。また、ICチップによって周波数が大きく変わってしまう。

　上記の理由から、NORゲートを2個用いたRC発振回路を考案した（図1）。この回路による可変周波数範囲は広い。

図1　標準論理ゲートで構成したVCO回路
広い可変周波数範囲を備える。

　CMOSだけの回路だと、ハイレベルとローレベルのしきい電圧は約V_CC/2になり、デバイスに依存しない。出力はデューティー比が50％の方形波になる。

　電源投入時に図1のコンデンサーC₁とC₂は充電されておらず、NORゲートIC_1Aの出力はローレベルである。するともう1つのNORゲートIC_1Bの出力はハイレベルになり、コンデンサーC₂は時定数R₂C₂で充電される。この充電時間には、IC_STから抵抗R₄を経由してくる充電電流も影響する。

　コンデンサーC₂の電圧がV_CC/2に達すると、IC_1Bはローレベルに遷移する。するとIC_1Aの出力はハイレベルとなり、C₁は時定数R₁C₁で充電される。この充電時間には、IC_STから抵抗R₃を経由してくる充電電流も影響する。一方でIC_1Bがローレベルに遷移するとダイオードD₂は順方向にバイアスされるので、C₂が急速に放電される。

　この回路は、C₁=C₂、R₁=R₂、R₃=R₄の条件で、50％のデューティー比を実現する。R₄およびR₃の値と制御電圧VSTが、VCOにおける周波数変化対電圧変化の利得（kHz/V）を決定する。

　この利得を最大にする回路を図2に示す。ここでは米Altera社のPLD「EPM3032」を用いた。図1のダイオードを3ステート・バッファーに置き換えている。充電抵抗は制御電圧に直接、接続した。図2の回路定数を利用すると、約700kHz/Vという最も高い利得を実現できる。VCOを止めるときは、制御電圧をVCC/2よりも低くする。

　CMOS入力を備えるPLDのほとんどで、この回路を構成できる。制御電圧は、電源電圧を超えても構わない。チップへの入力電圧はV_CC/2を超えないからだ。このため、広い入力電圧範囲を有する電圧周波数変換回路に適している。

図2　PLDで構成したVCO回路
電圧変化から周波数変化への変換利得が高い。

※本記事は、2008年7月29日にEDN Japan臨時増刊として発刊した「珠玉の電気回路200選」に掲載されたものです。著者の所属や社名、部品の品番などは掲載当時の情報ですので、あらかじめご了承ください。
「珠玉の電気回路200選」：EDN Japanの回路アイデア寄稿コラム「Design Ideas」を1冊にまとめたもの。2001〜2008年に掲載された記事の中から200本を厳選し、5つのカテゴリに分けて収録した。