パワー・インテグリティ（PI）：これだけは知っておきたいアナログ用語

[PR／EDN Japan]

パワー・インテグリティ（PI）

　パワー・インテグリティ（Power Integrity）とは、プリント基板の電源層や電源ラインにおける電源電圧の品質のこと。日本語では、「電源の品質」と訳すことが多い。ただし、技術者は、英単語の頭文字を取って「PI（ピーアイ）」と呼んでいる。

　パワー・インテグリティという言葉が使われるようになったのは、2000年代前半のことだ。比較的新しい技術用語である。しかし現在では、デジタル信号の品質を表す「シグナル・インテグリティ（SI）」と放射電磁雑音（EMI：Electro-Magnetic Interference）にPIを加えた「3つのI」がプリント基板設計時の重要ポイントとして技術者の間に広く浸透している。

デジタル信号伝送の限界

　パワー・インテグリティという言葉が使われるようになった背景には、FPGAやASIC、マイクロプロセッサ、DSPといったLSIの低電圧化と大電流化がある。2000年代の前半、コストの削減や消費電力の削減を目的に、半導体製造技術の微細化が急ピッチに進んだ。こうした動きは、LSIユーザーにとって歓迎すべきものである。高性能化と低コスト化と同時に、電池駆動時間を延ばすことができるからだ。

　しかし、メリットばかりではない。プリント基板上の電力供給という観点で見ると、決して好ましい動きではない。電源電圧が低下するとともに、供給電流が増えるからである。供給電流が多いため、電源を供給する配線の抵抗による電圧低下（IRドロップ）が大きくなる。しかも、電源電圧が低いので、相対的に電圧低下が大きくなってしまう。

　例えば、5Vの電源電圧で、0.1Vの電圧低下が発生しても2％の変動にすぎない。しかし、電源電圧が1Vの場合は、0.1Vの電圧低下でも10％と比較的大きな変動になってしまうわけだ。もはや、無視できるレベルではない。変動幅が大きくなれば、ICやLSIが誤動作を起こす危険性が高まる。

インピーダンスを低くせよ

　こうした問題を解決するには、電源層（面）とグラウンド層（面）との間のインピーダンスを低く抑える必要がある。具体的には数mΩ程度がターゲットとなる。このインピーダンスを一般に、「PDN（Power Distribution Network）インピーダンス」と呼ぶ。

　PDNインピーダンスを低く抑える代表的な方法は、電源層（面）の面積をなるべく大きくすることと、バイパス・コンデンサをプリント基板上に実装することである。ただし、バイパス・コンデンサについては、ただ単にたくさん並べれば良いわけではない。注意すべき点は2つある。

　1つは、コンデンサには周波数特性に注意することである。コンデンサは高周波領域では、コンデンサとして機能しなくなり、インピーダンスが急激に増加する。従って、高周波領域におけるインピーダンスを低く保ちたい場合は、高周波特性に優れる積層セラミック・コンデンサなどを採用した方がよい。

　もう1つは、電源電圧を供給するLSIのごく近くにバイパス・コンデンサを実装することである。距離を空けてしまうと、LSIとバイパス・コンデンサの間に寄生インダクタンス成分が入ってしまい、インピーダンスが高くなってしまう。バイパス・コンデンサの効果が薄くなってしまうため、注意が必要だ。

　パワー・インテグリティに配慮したプリント基板を設計するには、電源回路周辺のレイアウトが極めて重要になる。テキサス・インスツルメンツ（TI）では、雑音や発熱などの問題を最小限に抑えながら、電源回路のレイアウトを簡単に設計できるオンライン設計支援ツール「WEBENCH® PCB Export」を提供している。設計したデータは、主要なCADソフトウェア（EDAツール）にエクスポートできる（図1）。

※WEBENCHはTexas Instrumentsの登録商標です。その他すべての商標および登録商標はそれぞれの所有者に帰属します。

提供：日本テキサス・インスツルメンツ株式会社
アイティメディア営業企画／制作：EDN Japan 編集部／掲載内容有効期限：2015年3月31日