メディア
特集
» 2015年05月29日 14時00分 公開

ユニットレベルのクロックゲーティングで消費電力が下がる! モジュール方式のSoCインターコネクトSoCの低消費電力設計ノウハウ(4/4 ページ)

[Jonah Probell(Arteris社),EDN]
前のページへ 1|2|3|4       

モジュール方式のその他の利点

 クロックゲーティングの他にも、マルチ閾値電圧(Vt)合成の利用度の向上、リーク電力の低減、ロジックの簡潔化、局所化などのメリットがあります。

 小さなモジュール間のどこにでもパイプステージを挿入して最小限の遅延でタイミング要件を満たせるため、合成ツールのタイミング収束能力が向上します。マージンが増えるため、合成によってデフォルトの高Vtセルから高速の低Vtセルへのパスを減らすことができます。このようにモジュール設計の要素間をパイプラインでつなぐことで漏れを低減できます。

 さらに、タイミング収束が容易になることで、最小面積に合わせて最適化するEDAツールの能力が向上します。ダイサイズが小さくなればリーク電力も減ります。

 64ビットAXIトランザクションインタフェースプロトコルには少なくとも272本の配線が必要です。モジュール方式では、64ビットパケットインタフェースに148本の配線が必要となります(64ビットデータ+8バイトEnable+Ready+Vaild=要求ネットワークと応答ネットワークにそれぞれ74本)。したがって、イニシエータとターゲット間で伝送するトランザクションをパケット化すれば、チップフロアプラン内のワイヤ数をほぼ半減できます。

 この方式では、ユニット間のインタフェースに単純な物理層プロトコルを使用するため、パケットデータのシリアル化を容易に変更できます。必要なものはデータパス幅を低減するための単純なマルチプレクサとレジスタのみです。

 チップの各部分の帯域幅要件を満たす上で、データパスのシリアル化が必要以上に大きくならないよう変更することにより、最大帯域幅を必要としない全ての部分のインターコネクトロジック面積を減らせます。一般に、大半のチップの最上位インターコネクトの大部分は最大帯域幅を必要としません。

局所化

 インタフェース間のマルチプレクサといったユニットを局所化すれば、ユニット間の配線の平均長さが短くなります。したがって配線のキャパシタンスによる消費電流が少なくなります。また、離して配置しなくてはならないロジック間の接続従属性を軽減することでバックエンドのレイアウトプロセスも簡素化されます。

セットトップボックス(STB)SoCでの成果

 1080p 120フレーム/秒ビデオディスプレイをサポートしているミッドレンジのセットトップボックス用SoCに仮定のモジュール型NoCインターコネクトを使用した結果、モジュール方式に利点があることが実証されました。このモデルではマスタNIU×11とスレーブNIU×6のインターコネクト、ならびに18万3000ゲートのロジック面積を使用しています。

 クロックゲーティングされるスイッチング動作を3つのシナリオで分析します。1つ目は、120Hzディスプレイ出力に合わせて設定されたビデオデコーダとCPUがシステムにかなりの負荷をかけ、利用可能なDDRメモリ帯域幅のほぼ全てを消費するワーストケースのビデオプロセッシングシナリオです。

 2つ目のシナリオは、ビデオデコードの複雑さが平均的なケースを示しています。3つ目のシナリオは、ビデオデコードがなく、30フレーム/秒の適度なディスプレイレートのWebブラウジングを表しています。

  ワーストケース 標準的ビデオ Webブラウジング
DDRアクティビティ 88% 77% 23%
NoC フロップトグリング 42% 35% 7.6%
トグル削減 2.3x 2.5x 3.4x
表1:STBチップのビデオデコード動作が示すクロックツリーゲーティングの効果

 クロスバーはDDRアクティビティ中の全サイクルでイネーブルされる必要があるため、モジュール設計ではDDRアクティビティのトグルにより最初のケースで1/2.3、2つ目のケースで1/2.5、3つ目のケースで1/3.4の電力を削減できます。

 スタンバイシナリオでは、モジュール型NoCインターコネクトはクロスバーと比較してさらにトグルを減らせることが分かりました。大規模なチップでは、限られた共有リソースにアクセスするマスタNIUロジックが増えます。このようなチップでは、より長時間ゲーティングされるフロップの数も増えます。したがって、モジュール型NoC設計ではチップサイズが大きくなるほどトグルが削減されます。

クロックツリーの消費電力の低減

 モジュール型NoCは集積度の高いチップで最上位インターコネクトファブリックの電力要件を大幅に低減します。クロックゲーティングの局所化により、クロックツリー電力はデータ転送経路で転送時のサイクル中にのみ消費されます。したがってクロックツリーの消費電力が最小限に抑えられます。さらに、局所化されたシリアル化が、各リンクの帯域幅要件をサポートするために必要なデータパスロジックを最小限に抑えます。これが漏れ領域の縮小につながります。また、モジュール方式によりパイプラインの粒度を細かくし、無駄なマージンを生じさせることなくタイミングを収束でき、強いては合成ツールがより小さく、より効率的なゲートを使用できるようになるのです。

前のページへ 1|2|3|4       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

EDN 海外ネットワーク

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.