メディア
パワーエレクトロニクス最前線 特集
特集
» 2016年03月31日 11時30分 公開

ゲート抵抗は共有すべきか否か:並列接続IGBTの駆動 (2/3)

[Alan Ball(ON Semiconductor),EDN Japan]

ゲート抵抗の構成オプションをテスト

図1:IGBTスイッチング損失vs. VCE(sat) (クリックで拡大)

 ゲート抵抗の構成オプションをテストするために、22個の部品から2つのIGBTを選びました。この2つはミスマッチを理由に選ばれました。図1は、デバイスのVCE(sat)電圧を横軸に、総スイッチング損失を縦軸にプロットしたものです。

 テストに使用したデバイスは、「NGTB40N60IHL IGBT」(オン・セミコンダクター製)であり、600ボルト、40アンペアの仕様です。ユニット1および26は、両方のパラメーターの差異を理由により選ばれており、ターンオン損失は、それぞれ1.65mJ、1.85mJ、ターンオフ損失は、それぞれ0.366mJ、0.390mJでした。

図2:個別の22Ωゲートレジスタを用いた場合のターンオフ波形 (クリックで拡大)

 1つのドライバおよび個別の22Ωゲート抵抗を共有した場合、ターンオフ時の電流の波形のアンバランスは明らかです。これは、2つのデバイスの閾(しきい)値、相互コンダクタンスおよび、ゲート容量特性の違いによるスイッチングスピードのミスマッチによるものです。

図3:共通の11Ωゲートレジスタを用いた場合のターンオフ波形 (クリックで拡大)

 図3は、特定時間にゲートを同じ電位にするよう共通の11Ωゲート抵抗を使ったスイッチング波形を示しています。ターンオフ時のアンバランスは、この構成において大幅に削減されます。2つのスイッチング波形を見て分かるように、DCアンバランスは、ゲート抵抗の影響を受けていません。

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

EDN 海外ネットワーク

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.