メディア

降圧回路のEMIをカンタンに低減する3つのTipsそのノイズ、10分でどうにかなるかも(3/3 ページ)

» 2019年10月23日 11時00分 公開
前のページへ 1|2|3       

Tips 3:負荷抵抗の配置を変更する

 EMIテストでは、電源回路を標準的な入力電圧と最大出力電流で動作させます。テストには、コンバーターをこの出力電力で動作させるために負荷が必要であり、通常は抵抗性の"ダミー"負荷を使用します(図1のRLOADを参照)。使用する負荷の種類(巻線抵抗や非誘導性抵抗など)、使用するヒートシンク(大きなヒートシンクは容量性結合のアンテナとして機能するが、ヒートシンクが小さすぎると抵抗が過熱してテスト終了前に破損する可能性がある)および、シールド処理(接地されたシールドは容量性結合を減らすが、熱気がたまるので必要な負荷/ヒートシンクのサイズが増大する)について検討する必要があります。

図1(再掲):降圧回路の概略回路図(左)と波形(右)

 負荷抵抗に関する検討事項には、他にも負荷抵抗をどのように出力に接続するのかという重要な側面があります。このTipsは、「Tips 2」に似ています。セラミックコンデンサーのみを使用した出力は、出力コンデンサーから負荷への接続の寄生インダクタンスと共振することがあります。ダンピングがほとんどまたは全く行われていないと、この共振によってEMIテストに合格できなくなる可能性があります。この共振が大きなEMI源にならないようにする方法として最も簡単なのが、負荷を直接セラミック出力コンデンサーにハンダ付けするという方法で、これにより寄生インダクタンスが最小限に抑えられて共振が減少、または問題の領域がより高い周波数にシフトします。いずれにしても、共振がEMIを引き起こしているかどうかは判明します。

実証結果

 1つの基板上で負荷をVOUT端子から直接出力コンデンサーへと移動した結果、FM帯域内の平均値検波において10dBμVの改善が見られました。つまり、結果は22dBμV(制限を4dBμV上回る値)から12dBμV(制限を6dBμV下回る値)へと改善しました。

結論

 EMIの低減手法は、科学的かつ技術的な手法です。EMI関連のベストプラクティスについては、数多くの記事、アプリケーションノートおよび、トレーニング資料があります。最初からテストに合格するよう最善を尽くして設計することも重要ですが、目的の基板が初回のテストで必ず合格するという保証はどこにもありません。だからこそ、設計に極端な変更を加えることなくEMIを改善するための戦略が重要になるのです。この記事で紹介したTipsは、実装に長い時間はかかりませんが、今すぐに合格するか、再設計と再テストに何時間もかけてから合格するかを決める分岐点となるかもしれません。これらのTipsを活用し、EMIを改善してテストに合格しましょう。

【著:Sam Jaffe/Texas Instruments 広VIN 降圧コンバータおよびコントローラ部門 アプリケーション・エンジニア】

前のページへ 1|2|3       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

EDN 海外ネットワーク

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.