メディア
連載
» 2019年12月18日 11時00分 公開

クロックが高精度AーDコンバーターに与える影響アナログ設計のきほん【ADCとノイズ】(10)(3/3 ページ)

[Bryan Lizon(Texas Instruments),EDN Japan]
前のページへ 1|2|3       

クロックに関するPCBレイアウトのベストプラクティス

 クロック源に関してプリント配線板(PCB)レイアウトを設計するときは、クロック信号をできるだけクリーンに保つことに注意を払ってください。クロック信号はデジタル入力だと見なされていますが、これも重要なアナログ信号の1つと考えて扱ってください。配線のインピーダンスが最小限になるようにし、シリアル・ペリフェラル・インタフェース(SPI)信号や他のノイズの多い回路からなるべく離れるように配線してください。PCBフットプリントには反射またはオーバーシュートに対処する直列抵抗とシャントコンデンサーのための余裕を考慮してください。図5は、ADS127L01EVMのクロックレイアウトの例を示したものです。

図5:クロックレイアウトの例

 図5の赤いラインは、クロック源からADC(赤で塗られたU26)までの配線を示しています。クロック源(Y1)から出るクロックのパスは、クロック・ファンアウト・バッファ(U23)に入ります(図5の右上に青で示す部分)。クロック・ファンアウト・バッファは、元の入力クロック周波数とまったく同じコピーを2つ生成します。1つはADCを、もう1つは(R55を通って)マイクロコントローラを駆動するためのものです。

 ADCに向かうクロック信号は、続いて、クロックバッファ出力と直列に接続された43Ωの小さな抵抗(R56)を通過します。これは反射を抑制するためのものです。次にクロック信号はジャンパ(JP6)に接続します。このジャンパで、3つのADCクロック周波数のうち1つが選択されます。他の2つのクロック周波数は、2つのDフリップフロップ(図5に黄色で示すU24とU25)で生成されます。これらの部品がクロックバッファ出力を分周し、「低消費電力」(LP)モードと「超低消費電力」(VLP)モードという2つのモード用のクロックを生成します。3つのモードはすべて、元のクロック源とも同期しています。図5では、赤の実線は「高分解能」(HR)モードを選んだラインを通過します。

 ジャンパの後に、選択されたクロック信号は、別の抵抗(R60)とシャントコンデンサー(C76)を通過してからADCのクロックピンに到達します。このパスは、なるべくまっすぐで最短になるようにしてください。SPIインタフェース信号(緑の部分)も、ADCに到達するまで、クロック入力からできるだけ離すようにします。

最高の性能を得るためのクロックに関するさらなるヒント

 ここで述べたクロックレイアウトのガイドラインに従っても、まだクロックのせいでADC性能が悪化している疑いがある場合は、クロックに関連する以下の問題点も調べてみてください。

  • ADC入力でのクロック信号の品質:
     ADCのクロック入力ピンのクロック信号に過剰なオーバーシュートやリンギングが見られる場合は、小さな直列抵抗とシャントコンデンサー(図5のR60とC76)を追加するかサイズを大きくすることで、クロックエッジのスルーレートを改善する必要があるでしょう。これらの部品を追加することで、事実上クロック入力にローパスフィルターが加えられますが、基本クロック周波数は保たれます。
     また、クロックエッジに「段差」のようなものが見られるかもしれません。これは、クロック信号が配線を通って高インピーダンスの入力へ至る際の反射により発生します。このようなクロック反射の抑制には、直列抵抗が有効でしょう。

  • ADCの電源ピン:
     ADCのDVDD入力とクロック源またはクロックバッファは、ともに同じデジタル電源を使用する場合があるため、これらのピンに大きな過渡事象がないかチェックします。過渡事象は電流の急な需要が原因で起こり、これを抑えるにはデカップリングコンデンサーを追加する必要があるかもしれません。ただし、デカップリングコンデンサーのサイズを選ぶ際には注意が必要です。デカップリングコンデンサーが小さいとインダクタンスが低くなり、必要な電流を素早く供給することができます。一方でデカップリングコンデンサーが大きいと、必要な大容量の電荷を蓄えられ、電源レールのノイズをフィルタリングするのに役立ちます。ノイズが少なく安定したデジタル電源を維持するには、大型と小型のデカップリングコンデンサーを組み合わせる必要があるかもしれせん。
     過渡事象がADC出力にカップリングするのを抑えるもう1つの方法は、ADCのデジタル電源ピンとクロック源またはクロックバッファの電源ピンとの間に小さいフェライトビーズを配置することです。

  • グランド・プレーンを分割する:
     PCBサイズに制約があり、感度の高いアナログ回路からクロック回路を離すことができない場合は、クロック電流のリターンパスを分離するために部分的にグランドを分割するのが有効かもしれません。ただし、ADCのアナログ部とデジタル部のグランド電位差が顕著にならないように、常にグランドプレーンの両サイドをデバイスのできるだけ近くに接続してください。

 この記事で推奨した技法や手順に従えば、クロック関連でよくある問題をほとんど防ぎ、クロック源がシグナルチェーンのノイズ要因にならないようにできるでしょう。

 次回(連載11回)では、高精度ADCに与える電源の影響について説明します。


著者紹介

ブライアン・リゾン(Bryan Lizon)

 テキサス・インスツルメンツ 高精度ADC製品プロダクト・マーケティング・エンジニア


⇒連載「アナログ設計のきほん」バックナンバーページへ

前のページへ 1|2|3       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

EDN 海外ネットワーク

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.