メディア

マイコン製品出荷時に実施されているテスト内容ハイレベルマイコン講座【出荷テスト編】(2)(3/5 ページ)

» 2021年03月10日 10時00分 公開

3.ファンクションテスト

(1)論理動作のテスト

 マイコン内の論理回路内に故障が無いかをテストする。設計段階で作ったテストパターンを入力し、出力値が期待値と一致するかどうかで判別する。

 前回、縮退故障の解説に用いた全加算器*3)の論理回路を用いて、ファンクションテストの解説を行う。

*3)参考記事:マイコン入門!! 必携用語集(6):CPUの中枢「ALU」を作ってみよう

 図7(a)に全加算器の論理図を示す。図7(b)に入力信号のパターン、図7(c)に正常な出力信号のパターンを示す。これが出荷テストの際の入力パターンと出力パターンの期待値になる。図7(d)にはINV12の出力信号が「1」に固定される縮退故障の場合の出力信号のパターンを示す。(I0,I1,Ci)=(0,0,0)、(I0,I1,Ci)=(0,0,1)、(I0,I1,Ci)=(0,1,0)、(I0,I1,Ci)=(1,0,0)を入力した際の出力信号Cが「1」になり期待値の「0」と異なる。これにより、INV12の出力信号の論理的故障を検出することができる。

図7:縮退故障の例(全加算器)

 LSIテスターでは、クロックに同期してパターンを入力する(図8)。この場合、全部で8パターンが入力されるので8クロック必要になる。LSIテスターの機種にもよるが、入力パターンと出力の期待値パターンを判別しやすくするため、入力は「0」、「1」で表記し、期待値は「L」、「H」で表記される。INV12の出力が「1」に縮退している場合は、クロック1からクロック3とクロック5のCに「H」が出力され、期待値「L」と一致せず、INV12の出力信号の縮退故障が検出できる。

図8:全加算器のテストパターン

 全加算器の場合は8クロックで済むが、マイコンの全論理回路に対するテストパターンは、膨大なクロック数が必要になる。そのため、いかに短いテストパターンを使って短時間で故障検出率を向上できるかがテストパターン設計のポイントとなる。

 論理動作テストの基本動作は以上だが、実際のマイコンにはテスト効率を向上させるためにさまざまな工夫が組み込まれている。例えば、BIST(Built-In Self-Test)と呼ばれる手法は、テストパターンをマイコン内部に作り込み、自走させて故障を検出する。さらに、テスト用のFF(フリップフロップ)を組み込んでおき、マイコンの内部状態をFFにいったん格納し、後で取り出して内部の故障個所を検出する手法もある。これはスキャンテストと呼ばれ、多くのマイコンで使われている。

コラム:BIST

 テストパターンをマイコン内部に作り込んで自走させる手法の歴史は古く、1980年代のマイコンですでに取り入れられていた。

 当時、筆者が開発したマイコンでは、後に解説するIDDQテスト用の簡単なパターンを内部に作り込んでおき、自走させて低消費電力モードに入れる。そして、その状態で電源電流を測ることで、マイコン内部の故障判別を行っていた。

(2)汎用I/Oの入力特性

 テストパターンを入力してファンクションテストを実行する際、入力レベルVILとVIHのテストを同時に行う。図9に「入力:I0」のパターンが「0」の場合と、「1」の場合の2クロックを電圧レベルで表記する。入力パターンが「0」の場合はVSS、「1」の場合はVDDを入力するのが理想的であるが、それではVILとVIHのテストにならない。VILとVIHの規格は図4の表中の一番上に記載されている。VILの最大値は0.3×VDDで、VIHの最小値は0.7×VDDである。入力電圧が0.7×VDDよりも高い場合はハイレベル、すなわち「1」と判別し、0.3×VDDよりも低い場合はローレベル、すなわち「0」と判別されなければならない。

図9:汎用I/Oの入力特性テストの原理

 例えば、VDDを3Vとすると、VILの最大値は0.9V、VIHの最小値は2.1Vになる。したがって、入力パターンのハイレベル電圧を2.1V、ローレベルを0.9Vに設定してファンクションテストを行う。これらの電圧を正常にハイレベル、ローレベルと認識しない場合は、出力パターンが期待値と合致しないため、入力バッファの故障を検出することができる。

(3)発振回路の外部入力クロック特性

 分類としてはAC特性に入るが、ファンクションテストで同時に行う。図10にSTM8AF6246の外部入力クロック特性を示す。この表によると16MHzまで動作を保証しているので、マイコンの動作クロック(図8のクロック)を16MHz、またはそれ以上でファンクションテストを行って正常動作を確認する。

図10:外部入力クロック特性 出典:STM8AF6246のデータシート

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

EDN 海外ネットワーク

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.