SiPによるシステムLSIの開発（3/3 ページ）

設計とテスト

　コストとリスクを減らすために、最初のテープアウトはマルチプロジェクトウェーハで行った。多少、詰め切れていない点はあったが、設計者たちはスケジュールを優先させ、GDSII（graphic design system II）ファイルを製造に回した。最初に出来上がったチップは何の問題もなく仕様通りに機能したので、それらを使ってソフトウエア開発を開始した。その後、詰め切れていない部分を補完する必要があったが、一度のECOで完全な合成と物理設計を実現するのは無理だった。最終的に、マーケティング部門から S/PDIF（Sony/Philips digital interface）に対応するよう要求された。これはハイエンド製品用のアナログチップを再設計することで実現した。

　開発した製品は、ARM922Tプロセッサコア、320KバイトのオンチップRAM、プロセッサコア/メモリー/ハードディスク用の3つのDC- DCコンバータ、AB級の高性能/低電力ヘッドホンアンプ、高性能/低電力の18ビットΔΣ型D-Aコンバータを内蔵し、クラス最高レベルの低消費電力化を実現することができた（図2）。システムの電力消費量を最適化するために、高レベルのVHDL-AMSシミュレーションモデルを開発し、AAサイズの電池とリチウムイオン電池を使った再生時間のシミュレーションを実施した。

図2　SiP製品のブロック図

　もう1つの課題は、オーディオ機能と電力管理機能、特にノイズの大きいDC-DCコンバータを1つのパッケージに収めることだった。結果として、93dB以上のS/N比（信号対雑音比）を実現できた。

　開発チームは、2層および4層のBGA基板を処理するツールを開発した。その動機となったのは、基板の製造に時間がかかることと、以前の製品でこの部分にエラーが発生していたことだった。最終的に、チームは正しい接続を確立するとともに、クロストーク分析や電流密度の検証などを行った。

　チップの評価とソフトウエアの開発のためのボードとして、カラーディスプレイやストレージメディアなどを搭載した汎用マザーボードと、コンデンサやコイル、ESD（electrostatic discharge）保護回路、USBコネクタを含むすべてのコンポーネントを搭載した各製品専用のドーターボードを用意した。

　すべての要件を満たしたハードウエアとソフトウエアがそろって、初めて生産を開始できる。そのためチームはできるだけ早いうちにソフトウエア開発を始めようとした。ハードウエア/ソフトウエアの協調設計を可能にするために、設計者たちはプロトタイプのFPGAとハードウエア/ソフトウエア協調設計ツールを利用した。残念ながら、FPGAの設計には制約が多く、FPGAの実装は製品の実装とは異なるものになった。また、ハードウエア/ソフトウエア協調設計ツールで使えるモデルが少なく、シミュレーション速度も遅かった。そのため、実際にソフトウエア開発作業が始められたのは、最初の試作チップが出来上がってからであった。最終的なブートローダを作成するために、新たに別のマスク（ROM用）を作る必要があった。

　製造工程におけるテストについては、コストを最小限に抑えるために、ウェーハ時点でその大部分を実施する必要があった。ウェーハテストでは、 BIST（bulit in self test）、ATPG（automatic test pattern generation）スキャンテスト、実動作速度テストにより、デジタルチップのすべてをテストした。一方、アナログチップのテストには、そのためのマルチプレクサと、十分に最適化されたテスト手順を適用した。その結果、短期間で600項目以上のアナログテストを実施できるようになった。BGAパッケージでの最終テストで歩留りロスを発生させないためには、ウェーハテストにおいて広範なテストをカバーする必要があった。

　最後に、製品の品質を保証する認定作業を行った。生産開始時から、開発チームはウェーハテストと最終テストでの歩留りを注意深く監視し、最初のウェーハロットで製品の歩留りを最適化した（図3）。そうした苦労はすべて報われ、現在、このSiP製品の歩留りは、同等のSoC製品の歩留りとほぼ変わらないレベルを実現している。

図3　歩留り推移を表すグラフ　このSiP製品の歩留りは、SoC製品の歩留りと同じレベルにまで向上した。